|
회로에 있는 전류원에서 나오는 총 전류이다. Rab를 구하기 위해서 ab의 단락 회로를 제거하고 a,b는 680Ω가 없는 열린 회로라고 가정한다. 이제 전원 V는 단락 회로라고 가정한다. 회로의 모든 저항의 등가 저항 RN은RN= = ≒222.53Ω이다. 1. 실험
|
|
|
회로 설계
실험 16. 키르히호프 전압법칙(단일전원)
실험 17. 키르히호프 전류법칙
실험 21. 최대 전력전송
실험 22. 망로(網路)전류를 이용한 망로해석
실험 23. 평형 브리지 회로
실험 24. 중첩의 원리
실험 25. 테브닌 정리
실험 26. 노튼의
|
|
|
실험 2. 직류 전원 공급기의 사용법
실험 3. 저항의 측정
실험 4. 옴의 법칙, 키르히호프의 법칙
실험 5. 직․병렬 회로/전체 저항/분류기/분압기(배율기)
실험 6. 중첩의 원리
실험 7. 테브냉의 정리
실험 8. 노턴의 정리
실험 10. 최대 전력
|
|
|
회로 실측에 기초한 기초 전자 전기 실험 도서출판 글로벌 홍순관저
전자전기 기초 실험 진영사 이재호·김순협 공저 1. 기초이론
(1) 마디 해석법
(2) 루프 해석법
(3) 선형성
(4) 가역정리
(5) 중첩의 원리
2. 예비보고서
(1) 중첩의 정리
|
|
|
실험순서 2의 무효 코드 감지기에 대한 SOP 형태의 표현식을 POS(product of sums)형태로 변환하라.
D(B+C)
6. NAND 게이트를 사용하여, 실험순서 2에서 구한 표현식으로부터 무효 코드 감지기를 구현하는 회로를 그려라. 실험 주제
실험에 사용된
|
|
|
노튼 등가 회로라고 한다. 노튼의 등가 회로는 그림 5와 같이 반드시 Yab로 표시하지 않아도 되며, 편의에 따라서는 임피던스 Zab로 표시해도 된다. 그러므로 노튼 정리는 테브난 정리와 서로 쌍대성(duality) 관계에 있음을 알 수 있다. 1. 실험
|
|
|
회로를 정확하게 구성하고 실험했다면, 그 진리표는 표 8-2와 같다.
입력이 0000, 0001, 0010, 0011, 0100, 0101, 0110, 0111, 1000, 1001일 경우
·입력이 1010, 1011, 1100, 1101, 1110, 1111일 경우 7. 대수논리와 드모르간 정리, 간소화
∎ 실험목적
∎ 실
|
|
|
실험2를 통해 노튼의 정리에 대해 알 수 있었다. 노튼의 정리는 테브난의 정리와 원리는 비슷하나 보다 더 어렵게 느껴졌다. 복잡한 회로를 노튼 등가 회로로 바꿈에 있어서 저항의 연결 상태라던가 전압원을 단락시키는 등 저항이 여러 개 연
|
|
|
실험 장비와 시설은 공동으로 사용하므로 사용 후에는 원래 상태로 정리한다.
실험 보고서는 결과를 나열하기보다 이론과 연관 지어 결과를 정리하고, 만약 오차가 있다면 그 원인을 분석해내는 것이 중요하다.
5. 참고문헌
-기초전자실험 wit
|
|
|
회로를 분석하고 실험하는 데 있어 얼마나 필수적인지를 깨달았다. 이러한 경험은 전기 회로의 기초적인 이해를 넘어, 다양한 전기적 현상을 해석하는 데 있어 큰 자산이 될 것이다. 앞으로 다양한 전기 회로를 분석할 때 이러한 등가 회로의
|
|
메뉴펼치기
