|
결과 Vo=5v
<회로 2> Pspice에 구현 (VI1=5V, VI2=0V)
simulation 결과 Vo≒0v
<회로 2> Pspice에 구현 (VI1=0V, VI2=5V)
simulation 결과 Vo≒0v
<회로 2> Pspice에 구현 (VI1=VI2=5V)
simulation 결과 Vo≒0v
4장 실험결과
1) BJT와 R로 구성된 회로(Inverter)
<회로 1> Br
|
|
|
혼자서 쓰는 것 보다는 전류 이득이 1에 가깝고 출력 저항이 크다는 특징을 이용해 가장 적절한 운영방식은 전류증폭기나 전류완충기로 사용할 수 있다는 사실도 알 수 있었다. 1. 실험의 이론
2. 실험 결과
3. 결과 분석 및 고찰
4. 결론
|
|
|
.
그림 7. 실제적인 에미터 접지 증폭기에서의 교류 신호 입출력
3. 시뮬레이션
1) 회로도
2) 결과
4. 결과 및 토의 1. 목적
2. 관련 이론
(1) 저주파 증폭기
(2) 부하선과 동작점
(3) 에미터 접지법
3. 시뮬레이션
1) 회로도
2) 결과
|
|
|
실험을 통해 주한다.
2.피스파이스 실험결과
3.OSC 실험 결과
※위부터 공통-소스 증폭기의 특성들
1)입력 및 출력 전압 파형
2)입력저항
3)출력저항
※공통-게이트 증폭기의 특성들
1)입력 및 출력 전압 파형
2)입력저항
3)출력저항
※공통-드레
|
|
|
레귤레이터란 말 그대로 선형적인 부분에서 입력된 과도한 전압 등을 제거해주는 트랜지스터를 사용한 출력 전압 생성 장치이다. 이러한 선형 레귤레이터는 부드러운 제어가 필요한 AUDIO 기기, 계측기 및 소형기기 등에서 사용된다.
|
|
|
트랜지스터인 Q2에 걸리는 전압으로 처음에는 +로 시작하였다가 시간에 따라 급격히 감소하다가 -값에서 일정하게 계속 유지를 하다가 시뮬레이션이 끝나갈 무렵에 다시 상승했다. 실험 과정
(1) 부품 가져오기
(2) 선그리기
(3) 파라
|
|
|
30
5.121
1.759
60
5.948
0.1035
부하선 이득 측정
동작점
콜렉터 전류이득 (Ic/IB)
콜렉터 전압이득(VcE/VEB)
Q1 (10uA)
170.2
13.0802
Q2 (20uA)
173.1
7.4989
Q3 (30uA)
170.7
2.5552
Q4 (60uA)
99.1333
0.1491 1. 실험 목적
2. 실험 이론
3. 실험 방법
PSPICE 시뮬레이션
|
|
|
결과가 식 (5.2)가 되는지 확인하라.
2πVDC = ⇒ 식 5.1
VDC = 0.32VP ⇒ 식 5.2
V(wt) = VPsin(wt)
2πVPC = = 2VP, VDC =
∴ 일치한다
3)그림 [5.2]의 반파 정류회로 동작을 이해하도록 하라. [그림 5.2]의 회로를 실험하고자 할 때, 절연 변압기가 왜 필요한지를 설
|
|
|
특성(2012)” 연구논문의 IMARD 구조 분해 요약
3. 연구윤리 저촉의 대표적인 예로서 ‘연구부정행위’를 들 수 있다. ‘연구부정행위’에는 어떠한 것들이 있는지 열거하고 각각에 대해 사례를 들어 설명하여라. (교재의 예를 참조하되 새로
|
|
|
대한 민감성과 회로의 불안정성은 높은 주파수 대역에 영점을 위치시켜 위상 여유를 크게 하므로 보완될 수 있다
미분 커패시터 C1과 직렬로 저항 R1을 연결하여 쉽게 구현 1. 실험 목적
2. 관련 이론
3. 실험 기기 및 재료
4. 실험 회로
|
|
메뉴펼치기
