|
14장 NMOS 증폭기
1. 목적
NMOS 트랜지스터를 이용한 공통-소스 증폭기, 공통-게이트 증폭기, 그리고 공통-드레인 증폭기(소스 플로워)의 입력저항, 전압 이득, 그리고 출력 저항을 실험을 통해 주한다.
2.피스파이스 실험결과
3.OSC 실험 결과
※위
|
- 페이지 4페이지
- 가격 1,000원
- 등록일 2010.05.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험.NMOS 증폭기
1.Orcad 결과
<공통 - 소스 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측정
-회로-
-파형-
3) 출력 저항 측정
-회로-
-파형-
<공통 - 게이트 증폭기>
1) 입력 및 출력 전압 파형
-회로-
-파형-
2) 입력 저항 측
|
- 페이지 13페이지
- 가격 2,300원
- 등록일 2014.03.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
증폭기(differential amplifier)를 구성하여, 전압 이득과 CMRR을 측정하고자 한다.
2. 실험 기자재 및 부품
- DC 파워 서플라이, 디지털 멀티미터, 오실로스코프, 함수 발생기, 2N7000(NMOS) 4개, 저항, 커패시터, 브레드 보드, 도선, FQP17P10(PMOS)(단, PSpice
|
- 페이지 9페이지
- 가격 1,500원
- 등록일 2021.02.01
- 파일종류 워드(doc)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
출력신호는 이미터단자에서 얻는다. 이 실험에서는 또한 부하저항이 회로의 전압이득에 어떻게 영향을 미치는 지를 보여주었다.
14장 회로의 Pspice 값
Vin 과 Vout 의 그래프 목적 및 배경
부품 및 사용기기
유용한 공식
실험절차
결 론
|
- 페이지 2페이지
- 가격 1,300원
- 등록일 2012.04.17
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
1uF일 때 더 줄어드는 것을 알 수 있었다. 그러므로 여기서의 캐퍼시터는 바이패서 캐퍼시터라는 것을 확인할 수 있었다. 1. 제목
2) 공통 소오스 증폭기
2. 예비보고사항
3. PSPICE Simulation
1) 실험1
2) 실험2
3) 실험3
|
- 페이지 4페이지
- 가격 3,300원
- 등록일 2013.07.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|