|
Encoder)
② 디코더(Decoder)
③ 프로그램 카운터(Program Counter)
④ 산술 논리 장치(ALU)
60
다음 중 PC용 기억 장치의 엑세스 타임이 빠른 순서로 정리된 것은 무엇인가?
① CPU 내부 레지스터 - 캐시 메모리 - 주기억 장치 - HDD - FDD
② 캐시 메모리 - CPU
|
|
|
Decoder
HEX2DEC
ACC(Accumulator)
ALU(Arithmetic Logical Unit)
CONTROL BLOCK < 프로젝트명 - 4bit microprocessor >
- 4bit의 기능블럭 밎 각각의 기능
- 4bit의 내부블럭도
- ALU와 ACC의 블럭도 및 설계도
- 4Bit up의 Top-Level 회로도
|
|
|
4개 경협합의서 체결동의안이 국회 통과됨에 따라 내부절차 완료- 북측은 03. 7. 24 최고인민회의 상임위 통과
(2) 4개 경협합의서 발효는 남북간에 공동으로 적용될 법적 규범으로서 실질적인 집행력을가질 수 있다는 점에서 큰 의미- 남북간 민
|
|
|
-한국의 활용 가능한 수자원량 630㎥
1955년 2,940㎥ → 1990년 1,452㎥(감소)
⇒ 물 부족국가로 분류
-지붕을 통한 열 손실 주택 전체의 열 부하에 큰 영향
동절기 - 야간 천공복사열교환에 의해 열 손실이 발생
하절기 ? 과다한 일사
|
|
|
<빗물의 활용>
물 단열층에 빗물을 채운 후 나머지 빗물은 빗물저류조(탱크)에 저장
여름철 증발, 물이 부족 할 때 펌프를 이용해서 물 단열층에 보충
화장실, 조경 물로도 빗물을 활용 1. 주제 선정
2. 해결방안 및 과정
3. 개념설
|
|
|
7-segment에 표현한다.
③ 입력받은 값을 3진수로도 7-segment에 표현한다.
(0~9이므로 3진수로 표현하기 위해서는 세 개의 자릿수가 필요하다)
2. 회로도
(1)3진수 회로
(2)10진수 회로
(3) 최종 결과 회로
3.설계결과
10진수(3진수)
출력파형
ON
1(001)
2(002)
|
|
|
실험은 두 개의 입력을 통해서 7-segment 를 0부터 차례대로 3까지 출력하는 실험을 하였습니다. 이번 회로를 꾸미면서 진리표 , 카르노맵, 논리회로도에 대해서 많이 배웠습니다. 특히나 브레드보드로 회로를 구성할때는 조금 어려운 면이 있었
|
|
|
7)
F2(x,y,z) = m(1,4,5,6,7)
참고문헌
김민규(2009), 디지털 논리회로 수업을 위한 교육용 콘텐츠 개발, 고려대학교 정보창의교육연구소
이상협(1978), 논리회로 상, 정보통신정책연구원
이원석 외 1명(2010), (실용적인 IC를 익히는)논리회로 실험, 생능출
|
|
|
논리 및 부울대수에 관한 연구, 인제대학교
정문영(1997), 다중 게이트 단일전자 트랜지스터 논리회로 설계 및 시뮬레이션, 포항공과대학교 Ⅰ. 게이트와 트랜지스터논리게이트
1. 부정회로(NOT)
2. NAND 회로
3. NOR회로
Ⅱ. 게이트와 NAND(부
|
|
|
구상 회의
11월 29일 : 디지털회로 설계 및 부품 선정
12월 2일 : 회로 배선 및 제작, 작동 확인
12월 3일 : 최종 점검 및 보완
12월 7일 : 텀 프로젝트 발표 목차
1. 주제선정동기
2. 주제소개
3. 진리표
4. 하드웨어
5. 진행계획
6. Q&A
|
|
메뉴펼치기
