|
Segment 2>
<스위치 입력 A = 1 , B = 1 일때 Segment 3>
4)결론
이번 실험은 두 개의 입력을 통해서 7-segment 를 0부터 차례대로 3까지 출력하는 실험을 하였습니다. 이번 회로를 꾸미면서 진리표 , 카르노맵, 논리회로도에 대해서 많이 배웠습니다.
|
|
|
Segment 2>
<스위치 입력 A = 1 , B = 1 일때 Segment 3>
4)결론
이번 실험은 두 개의 입력을 통해서 7-segment 를 0부터 차례대로 3까지 출력하는 실험을 하였습니다. 이번 회로를 꾸미면서 진리표 , 카르노맵, 논리회로도에 대해서 많이 배웠습니다.
|
|
|
파란줄에서 현재상태가 S1(100원)일때 입력값 I1(100원)을 입력해주면 출력값이 C(커피 출력)와 E(거스름돈 50원)가 되고 다음상태 S0, S1이 0(남은돈 0)이 됨을 확인할 수 있다. 회로설계
여기표
논리식
회로도
단발펄스
7-세그먼트
|
|
|
회로로 구성하여 실험하였는데, 이는 더 확장하여 n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고
|
|
|
회로의 전체적인 형태는 다음과 같다.
실험준비물
(1) 전원공급기(GW GPC-3020A) 1대
(2) 오실로스코프
(3) SN7400SN 7411
SN7402SN 7432
SN7404SN 7486
SN7408그 밖의 설계자의 사양에 맞춘 각종 부품
SN7410(디코더, 플립플롭, 7 세그먼트 표시기등) 실험목적
|
|
|
논리회로및컴퓨터구조실험, 홍진
전희종 외(2007) 디지털시스템, 문운당
진경시 외(2000) 디지털 공학, 기전연구사
e비즈니스시대의 경영정보시스템, 방송통신대학교, 2005
Philip Miller, 마스터링 TCP/IP 응용편, 성인당, 2005
네이버 지식백과, IT용어
|
|
|
것. (가급적 2차원 평면으로 결선을 할 것.)
5.참고문헌
디지털공학실험(이병기 저) 사이텍미디어 (p21~31)
VHDL을 이용한 디지털 논리회로 설계(William Kleitz 저) 아이티씨
(p50~54,p64~83) 1.목적
2.이론
3.실험기구
4.실험절차
5.참고문헌
|
|
|
7. 김종현. 컴퓨터구조론. 생능, 2003.
8. 정병태 외, 논리회로및컴퓨터구조실험. 홍진출판사, 1996. Ⅰ. 일반적인 컴퓨터의 처리 방식인 직렬처리 방식에 비해 병렬처리 방식의 특징에 대하여
1. 일반적인 직렬처리 방식과 병렬처리 방식의
|
|
|
7세그먼트의 표시될 숫자가 7447의 QA~QG에서 0과 1의 형태로 나오는 것을 확인할 수 있었다.
4. 설계 및 제작
(1) 400Hz, 5의 정현파를 SN7414와 SN7404에 인가했을 때의 결과를 비교하라.
회로 구성
< 시뮬레이션 결과 >
- 예비 실험에서 했던 실험과
|
|
|
>
<DIE 신호 출력기>
(3) 이론
Counter
ROM
분주기
DEMUX / MUX
Shift register
Flip flop
Decoder
BCD to 7 seg.
Shift Reg.
(4) 기타 사항
- 업무부담, 개발기간, 사용된 부품, 프로그램 등, 비용 - 서론
- 본론
- 결론
- 참고문헌
- 프로젝트 후기
|
|
메뉴펼치기
