|
결과도 동일하였다.
실험회로3
1) 실험과정
2) 실험결과
이번 실험은 정리 6)의 동일법칙을 검증하기 위한 회로를 설계하고 확인하는 실험이었다. 같은 종류의 입력이 들어왔을 때 OR게이트를 통과하면 논리합의 연산을 수행한다. 1과1의 논리합
|
|
|
따라 조금씩 부식이 일어날 수도 있기 때문에 내가 사용했던 브래드 보드 역시 이론에 가까운 완벽한 상태가 아니었을 가능성이 크기 때문에, 오차가 발생했을 가능성 또한 크다고 생각한다. 1. 회로도
2. 이론값
3. 실험결과
4. 결과분석
|
|
|
실험 9 Detection/Protection Circuit 실험
◎ 결과 보고서
실험 1
1-3 : V=8V ,, I=V/R=4.7/19=0.25[A]
1-4 : 전류는 더 많이 흐르고 제너전압이 더 빨리 도달
특정 전류 3)을 확인 V=6V ,, 2V더 빨리 도달
D(4.7v)가 5V로 상승 ( 실험결과 )
2-3 : 시작점 : 22.4V ,, 끝점 : 30V
3-
|
|
|
FLOP
●타이밍 순서
●카운터(counter)
●리플카운터는 F/F 각각의 지연시간 때문에 용도에 따라서는 적합하지 않을 때가 있다.
♣패턴1
♣패턴2
♣패턴3
♣패턴4
♣패턴5
♣패턴6
◆ 동기 이진 카운터
실험 결과 및 고찰
|
|
|
실험에서 그래프가 불규칙하게 나온 것은 소자들의 오작동이나 연결이 제대로 안되었기 때문에 그랬을 가능성이 있다. 1. 실험결과
실험 1. 디지털 바이트 패턴 표현하기
실험 2. 555 디지털 클럭 회로
실험 3. LabVIEW 논리 상태 분석장치
|
|
|
결과
반가산기
전가산기
Reference
1. 디지털논리시스템(동명사)-정의봉 저.
2. 디지털공학실험(복두출판사)-김상욱외 7명
3. Didital Logic Application And Design, Yarbrough 실험9. PLD를 이용한 회로구성
관련이론
○ PLD란?
○ PLA
○ PAL
실험계
|
|
|
임하지 못하고 빨리 끝내야겠다는 생각만하여, 예비보고서를 작성할 때 어떤 부분에 좀 더 신경 써서 실험을 해야겠다고 생각했던 부분을 하나도 생각하지 못한 체 실험에 임한 것이 많이 아쉬웠던 실험이다. 1. 실험 결과
2. 고찰
|
|
|
차이가 없다는 것을 알 수 있다. 이는 내부 저항값 가 매우 작아서 전압강하가 에서 거의 모두 일어난다는 것을 알 수 있다. 1. 기초 실험용 계측장비 사용법
1. 목적
2. 이론
3. 사용부품 및 장비
4. 실험방법
5. 예비보고서
6. 결과보고서
|
|
|
실험의 사용 부품을 보면 7410 triple 3-입력 NAND 게이트와 7404 hex 인버터만을 사용할 수 있다는 것을 알 수 있었다. 그리고 최대한 게이트를 적게 쓰는 방법으로 구현한 회로가 NAND 게이트 5개만으로 만든 회로임을 Pspice로 결과보고서에 나타내었
|
|
|
회로도
블록도
8×4 부호기
형성평가
4×10 해독기를 그려보아라.
8×4 부호기 블록도를 그려보아라.
[논리회로 목차]
6. 멀티플렉서와 디멀티플렉서
학습목표
멀티플렉서 기능과 원리를 이해하여 활용할 수 있다.
멀티플렉서의 결과를 예측할 수
|
|
메뉴펼치기
