|
회로가 잘 못 될 수도 있기 때문에, 가장 기본적인 NOT게이트, AND게이트, OR게이트로 회로를 구성하였다. 그렇기 때문에 다소 많은 수의 게이트가 사용되고 회로가 복잡해질 수 있지만 가장 기본적인 회로이므로 오차는 나타나지 않았다. 실험
|
|
|
회로이다. 그림 1과 같은 회로에서 저항 ?에 표시된 ‘Current Marker’로 측정한 전위차가
없다면 전류의 흐름은 감지할 저항 ? 에는 전류가 흐르지 않는다. 즉 회로는 평형상태에 도달한다. 1. 실험 장비
2. 실험 내용 및 방법
3. 실험 결과
|
|
|
. 일반물리학실험. 형성출판사. p179.
(2) 한성철, 임헌화 그 외 6명 공저. 일반물리학실험. 형성출판사. p181~182.
(3) www.naver.com <실험 요약>
<실험 목적 및 동기>
<그래프>
<실험 방법> -(2)
<실험 결과>
<단어 풀이> -(3)
<참고 문헌>
|
|
|
Q는 0이 나오게 된다. JK 플립플롭이 기능을 수행하기 위해서는 PRESET=CLEAR=1이 되어야 한다.
따라서 PRESET의 역할은 Q를 1로 초기화하고 CLEAR의 역할은 Q를 0으로 초기화 할 때 사용한다. 1. 실험 결과 및 분석
2. 비고 및 고찰
3. 설계 및 고찰
|
|
|
논리로 각각 해석하여 각 게이트의 논리동작을 아래 표에 기록하여라.
게이트
논리해석
7400
7402
7408
7432
정논리
NAND
NOR
AND
OR
부논리
AND
OR
NAND
NOR
■ AND연산 에서 입출력 신호를 그림과 같이 반전시키는 경우, 결과는 어떤 논리 연산을 수행하는
|
|
|
언제나 전기를 다루는 실험은 정말 주의하며 실험해야한다는 것을 다시한번 되새기게 되었다. 1. 실험 제목
2. 실험 목적
3. 관련 이론
4. 실험기기 및 재료
5. 실험 실습 회로도와 실험 순서
6. 실험 결과
7. 검토 및 유의사항
8. 고 찰
|
|
|
디지털게이트나 장치에 연결될 수 있다. 그러므로 TTL 게이트는 10의 팬 아웃을 갖는다.
5. 2개의 반덧셈기와 OR 게이트로 전덧셈기를 구성하시오.
Cin
A
B
Cout
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1 1. 여러 종류의 IC에
|
|
|
X=0+A
⇒ X=0+A=A 으로 표현되고, 이는 부울대수
기본법칙 1. A+0=A를 나타낸다.
즉, 그림 7-1과 7-7의 회로는 등가이다. 실험 주제
실험에 사용된 부품
실험 회로도
데이터 및 관찰내용
결과 및 결론
비고 및 고찰
평가 및 복습 문제
|
|
|
그리고 QB가 High로 출력된 구간 50~60ns에서는 Y2가 출력되었다. 마지막으로 QA와 QB가 Low인 구간 70~80ns에서는 Y0가 출력되었다.
이러한 원리로 작동한다는 것을 예비보고서를 쓸 때에는 몰랐지만 이번 실험을 통해서 알게 되었다.
1. 실험 결과
|
|
|
clock를 B에 1을 넣었을 때 출력은 clock 의 반전이 나온다는 것을 보여주고 있다. 이 결과 값은 EX-OR 게이트와 똑같은 결과 값이다. 1. Exclusive OR 회로
2. De-Morgan의 정리
3. NAND gate를 이용한 기본논리회로
4. NOR gate를 이용한 기본논리회로
|
|
메뉴펼치기
