|
코드의 수신 디지트가 100100111이었다. 오류가 발생하였는지 조사하고, 만일 오류가 발생하였다면 수정하세요 1. 디지털 논리회로를 기능적인 측면에서 보면 2개의 논리회로로 구분할 수 있다. 이 2개의 논리회로에 대해 각각 설명하세요
2.
|
|
|
5V를 입력할 경우 동작하지 않고, 0V(GND)일 경우 7 Segment가 모두 점등되어 8자가 나온다. 1. 논리게이트
2. 디지털 집적회로
3. 7 Segment
!!<결과레포트>!!
1. 목적
2. 이론
3. 사용기기 및 부품
4. 도면
5. 실험 및 실험결과
6. 고찰
|
|
|
clock를 B에 1을 넣었을 때 출력은 clock 의 반전이 나온다는 것을 보여주고 있다. 이 결과 값은 EX-OR 게이트와 똑같은 결과 값이다. 1. Exclusive OR 회로
2. De-Morgan의 정리
3. NAND gate를 이용한 기본논리회로
4. NOR gate를 이용한 기본논리회로
|
|
|
디지털 시계 실습 때도 많이 헤맸었는데 이번 실습에서는 Vhdl Module파일이 3개나 되어서 처음에 소스코드를 작성하는데에 엄청나게 애를 먹었다. 또한, testbench를 시뮬레이션 돌렸을 때, 처음 파형에 unknown값이 있어서 계속 오류가 나는 줄 알고
|
|
|
회로와 같이 콘덴서와 저항을 사용하면 전원이 공급되었을때 순간 1이 나오다가 시간이 지남에 따라 0이 됩니다. 이 회로의 출력을 74ls90의 리셋부분에 넣으면 74ls90이 초기화가 되면서 리셋이 됩니다. 논리게이트
디지털 IC의 종류와 특
|
|
|
회로도와 조금 달랐다는것 외에는 다른것은 없었다. 다음 실험 부터는 이런 오차가 없도록 노력을 해야 할 것이고, 이렇게 하면 잘못된 결과가 나오기 마련이기 때문에 조심을 해야만 하겠다.
결과 및 토론
이번 실험은 4비트 2진/Excess-3 코드
|
|
|
코드에 대한 표 현식을 찾아라. 보고서에 제공된 난에 부울 표현식을 적어라.
3. 실험순서 2에서 표현식을 옮게 적었다면 표현식에는 2개의 곱항이 있고 각 항들 에 문자 D가 포함되어 있을 것이다. 이 표현식을 만족하는 논리회로는 바로 구현
|
|
|
논리 변수는 그대로 둔다.
● consensus의 정리
AB + BC + A'C + (A+A')BC + A'C
= (AB + ABC) + (A'C + A'BC)
= AB(1+C) + A'C(1+B)
= AB + A'C
- 한 변수(A)가 한 항(AB)에, 그 변수의 보수(A')가 다른 항 (A'C)에 표현되는
두 항이 있을 때 consensus항은 나머지 변수들의 곱(BC)로
|
|
|
adder;
ARCHITECTURE Behave OF adder IS
BEGIN
s <= (NOT a AND((NOT b AND c)OR(b AND NOT c)))OR(a AND NOT(((NOT b AND c)OR(b AND NOT c))));
cout <= (a AND b)OR(b AND c)OR(a AND c);
END Behave; Project #1 Gray Code Converter
1. 개요
2. 이론
3. 설계
4. 결과분석
5.
|
|
|
기계를 설계함에 있어 공진현상을 고려한 설계가 얼마나 중요한지를 알 수 있었으며, 만약 설계가 잘못 됐을 경우 일어날 수 있는 사고는 정말 끔찍할 것이라는 것을 앞서 여러 사례를 통해 알 수 있었다.
각 모드에서의 그래프를 보면 1차진
|
|
메뉴펼치기
