|
설계 명칭.
IC를 이용한 스톱 워치
최종 목표.
이론과 실험을 통해 배운 논리소자를 스톱워치 설계에 적용해 봄으로써 이론과 실질적 응용에 대한 관계를 확인한다.
...
회로의 정상 결선에도 불구하고, 장시간 사용으로 건전지 내
|
|
|
설계시 고려 사항
1) 통신 네트워크 설계시 고려 사항
2) 라우팅 전략
3) 연결 전략
4) 경쟁
5) 설계 전략
Ⅳ. 디지털 네트워크 경제
1. 디지털 네트워크경제의 정의
2. 디지털 네트워크경제의 가치
1) 가치개념의 필요성
2) 정보상품의 가
|
|
|
논리회로의 종류와 표기 및 연산 진리표
2. 실험 기자재 & 용도
① 논리회로 IC
★ IC의 패키지(package) 표기
< 디지털 TTL IC >
SN 74 LS 00 A J
(1) (2) (3) (4) (5) (6)
(1) 제조회사명
SN : Texas Instrument, MC : Motorola,
GM : 금성, HY : 현대, KM : 삼성
(2) 동작온도
|
|
|
[3] Visual C++ 6 완벽가이드 2nd, 김용성, 2007.9, 영진출판사
[4] A simplified approach to image processing, Randy Crane
[5] Signal & Systems, Simon Haykin, Wiley 1. 설계 계획
ㄱ. 설계의 배경 및 필요성
ㄴ. 설계 목표 및 내용
ㄷ. 프로젝트 스케쥴
ㄹ. 참고문헌
|
|
|
3 분배법칙
a) (A+B)(A+C)=A+BC
b) AB+AC=A(B+C)
정리 4 a) A0=0
b) A+0=A
정리 5 a) A1=A
b) A+1=1
정리 6 a)
b)
정리 7 a) AA=A
b) A+A=A
정리 8 a) A(A+B)=A
b) A+AB=A
정리 9 학 습 지 도 안
◎ 디지털 논리회로
Ⅰ. 기본 논리 게이트(Logic Gate)
Ⅱ. 부울대수(Boolean Algebra)
|
|
|
스마트안테나, 斗陽社, pp.114-174, 2002
[2] 오정균, 정현필, 안테나공학, 삼보사, pp171-178, 2004
[3] J. Salz, J. H. Winters, \"Effect of Fading Correlation on Adaptive Arrays in Digital mobile Radio\", IEEE Trans. Veh, vol. VT-43(4).
[4] B. Suard, A. Naguib, G. Xu and A. Paulraj, \"Performance Ana
|
|
|
A급 증폭기의 IMD : -35dBc
다중채널개인통신시스템의 요구 IMD : -65dBc
IMD : -35dBc -65dBc [30dB감소]
Gain : 10dBc 감소 I. 서 론
II. 선형화 기술
III. 전력증폭기 설계기술
IV. 측정 방법
V . 결과
|
|
|
회로를 구성하고 있는지 입력시 어떤 결과가 나오는지에 대해서도 궁금함을 가지게 되었다.
<문제>
2. 정논리 (Positive Logic)과 부논리 (Negative Logic)에 대해 기술하여라.
① 정논리 : 디지털에서 1과 0으로 나타내는 5V와 0V의 두 전압을 비교시
|
|
|
회로의 신호회로에서 47kΩ에 이러한 전류가 흐르는 경우는 드물다(흐를 때는 1.63mA×47kΩ으로 되어 76.6V가 걸리는 경우이다)>> 1. 오실로스코프의 정의
2.디지털 오실로스코프의 특징
3.전면판넬 단자의 설명
1) 궤적회전(Trace Rotation
|
|
|
회로도와 실험은 참이라는 결과를 얻을 수가 있다.＿
제목 : 4비트(4Bit) 가감산기(Adder & Subtracter)
실습 날짜 : 10월 4일
목적 : 4비트의 가감산기를 이해하고 회로도를 설계하여 그 기능과 수행과정을 익힌다.
회로도
＿고찰
4비트 가감산기의 설
|
|
메뉴펼치기
