|
하위 2bit를 뺀 값이다.
11. oeb
read enable로, 0일 때 메모리 read가 일어났다는 뜻이다.
12. web
write enable로, 0일 때 메모리 read가 일어났다는 뜻이다.
13. beb
byte enable로, 각 bank를 할당하는 역할을 한다. ① Memory Controller
② Memory Controller의 Port List
|
- 페이지 2페이지
- 가격 800원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Memory Top
Memory Top 모듈의 input과 output을 정리하면 다음과 같다.
input
clk (1)
clock
reset (1)
negative reset
em_ctrl_word (15)
execution 단에서 넘겨주는 control word
em_sel_addr (1)
dmem controller의 input address를 선택
em_sign_ext (1)
dmem controller의 sign extend 신호
|
- 페이지 3페이지
- 가격 800원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
대한 rdy_x와 read에 대한 rdy_x를 AND게이트로 연결하면, 최종 output rdy_x가 출력된다.
시뮬레이션 결과는 첫 페이지에 나타내었다. 시뮬레이션 결과가 정확함을 확인할 수 있다. ① Memory Controller의 시뮬레이션 결과
① Memory Controller의 설계
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
combination top 구현을 위해서는 Branch hadler에서 overflow가 고려되도록 수정되어야 하나, 그 의미가 모호하여 예비보고서 작성시에는 수정하지 못하였다.
따라서 위의 모듈에서 사용된 branch handler이 수정되어야 정확한 모듈이 완성된다.
기타 input
|
- 페이지 2페이지
- 가격 1,200원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
발생하는 캐리값이다.
모든 실행이 끝나면, endmodule 키워드로 모듈을 종료한다. ① Verilog HDL(Verilog Hardware Description Language)
① - ⅰ. Module
① - ⅱ. Port
① - ⅲ. Nets, Registers, Vectors
① - ⅳ. 기타 사항
② ModelSim
③ 32-bit adder의 설계
|
- 페이지 2페이지
- 가격 1,200원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|