|
기본적으로 위의 내용과 비슷하다. sum[num]은 p[num]의 값과 캐리(c[num])를 더한 값의 출력임을 보여주고 있다.
c_out은 최상위 자릿수에서 발생하는 캐리값이다.
모든 실행이 끝나면, endmodule 키워드로 모듈을 종료한다. ① Verilog HDL(Verilog Hardware
|
- 페이지 2페이지
- 가격 1,200원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
기본 구성이 트랜지스터만으로 이루어져 있다.
표준형, 저전력형(L형), 고속형(H형), 쇼트키형(S형), 저전력 쇼트키형(LS형)의 총 다섯 종류로 분류되며 쇼트키형은 advanced 쇼트키형(AS형), 저전력 advanced 쇼트키형(ALS형)으로 다시 분류된다.
|
- 페이지 2페이지
- 가격 800원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
은 십진수 13과 1175의 덧셈이 되고(carry=0), 두 번째 연산은 십진수 734와 9734의 덧셈이 된다(carry=1).
결과값은 첫 페이지에 나타내었다.
첫 번째 연산에서 십진수 13은 이진수 1101, 십진수 1175는 10010010111로 정확히 표현되었으며, 결과값인 10010100100
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
기본 회로 69
1. 실험 목적 69
2. 기초이론 69
3. 예비 보고서 74
4. 실험기자재 및 부품 76
5. 실험방법 및 순서 76
6. Simulation 78
7. 실험 결과 85
실험 8. Op-Amp 특성 측정 87
1. 실험 목적 87
2. 기초이론 87
3. 예비 보고서 91
4. 실험기자
|
- 페이지 136페이지
- 가격 12,600원
- 등록일 2013.10.26
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
기본 회로 ……………………………………… 69
1. 실험 목적 ……………………………………… 69
2. 기초이론 ……………………………………… 69
3. 예비 보고서 ……………………………………… 74
4. 실험기자재 및 부품 ………………
|
- 페이지 136페이지
- 가격 13,860원
- 등록일 2012.09.26
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|