|
결과를 단계 4에서의 결과와 비교하라.
앞에서 구한 결과를 식(30.1)로 계산한 저역차단 주파수와 비교하라.
PSPICE 모의실험 30-2
아래 회로는 그림 30-3의 대역통과 필터회로이다.
1. 전압 V(VOUT)의 Prove 그림을 구하라.
이론
2. 커서를 이용하여 이
|
|
|
공학 응용 및 실험, 수원대학교 화학공학과, 실험6. 유동층의 유동특성
<5> 단위조작 7th Edition, Warren L. McCabe, McGraw-Hill Korea,
7. Flow Past Immersed Bodies 실험요약
실험동기
실험이론
실험방법
실험결과
실험고찰
실험결론
참
|
|
|
바꾼 후, R 양단의 전압 파형, 전압, 부하전류 및 맥동률을 측정하여 기록한다.
(2)Voltage Doubler
그림 7 Voltage doubler 회로
1. 그림 7과 같이 회로를 연결한다.
2. R 값과 C 값을 바꾸어 가면서 기록한다. 1. 실험 목적
2. 실험 이론
3.실험 방법
|
|
|
회로를 이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가상 결
|
|
|
회로로 , 의 소스부분 는 가 0V이므로 라는 전류원이 된다. ,의 는 의 가 반으로 나누어지므로 이다. JFET 차동 증폭기에 대한 차동 전압 이득의 크기는 로 구할 수 있다.
이론
< PSpice 모의실험 27-1 >
아래에서 요구하는 데이터를 구하고, 질문
|
|
|
실험 결과 ……………………………………… 67
실험 6. Op-Amp 기본 회로 ……………………………………… 69
1. 실험 목적 ……………………………………… 69
2. 기초이론 ……………………………………… 69
3. 예비 보고서 …………
|
|
|
회로 설계 및 실습
-예비레포트-
2. 전원, DMM의 내부저항 측정장치 설계
Ⅰ. 배경 이론
Ⅱ. 설계 실습 계획
Ⅲ. 결론
전기회로 설계 및 실습
-결과레포트-
2. 전원, DMM의 내부저항 측정장치 설계
Ⅰ. 실험 목적 및 동기
|
|
|
회로나 전력제어 회로, 고전압회로에 사용
PSpice 모의실험 23-1
바이어스 점 해석을 수행하고 회로의 모든 직류 전류와 전압을 구하라.
2. 이 데이터로부터 달링턴의 동적 저항을 계산하라.
답 : 249
3. 시간 영역(과도상태) 해석을 200 ms 동안 수행
|
|
|
공학실험(유체) 예비레포트 목차
가. 베르누이 방정식에 관한 실험
3) 실험 결과: 실험 측정값, 계산값 표로 첨부
4) 예비리포트 ‘4)실험 결과의 정리’ 내용
5) 결론 및 고찰
나. 운동량 원리에 관한 실험
3) 실험 결과: 실험 측정값,
|
|
|
회로도 및 결과
JK Flip-Flop 실험
실험1) 다음 회로도를 구성하고, 표를 완성하시오.
실험1 회로도
실험1 시뮬레이션
실험2) 다음 회로도를 구성하고, 표를 완성하시오.
실험2 회로도
실험2 시뮬레이션
실험3) 다음 회로도를 구성하고, 표를 완성
|
|
메뉴펼치기
