|
4) 2차 저역 통과 필터의 설계
5) 2차 고역 통과 필터의 특성
3. 실험에 필요한 장비
4. 실험 절차 및 PSPICE 시뮬레이션 결과
1) 1차 저역 통과 필터 회로
2) 2차 저역 통과 필터 회로
3) 2차 고역 통과 필터 회로
5. 사용된 소자 정보
|
|
|
물리학백과)
[네이버 지식백과] 베르누이 정리 [Bernoulli\'s theorem] (두산백과)
[네이버 지식백과] 풍력 발전기 [wind power generator, 風力發電機] (두산백과) 1. 서론
1.1. 이론적 배경
1.2. 실험 목적
2. 실험 방법
3. 결과 및 토론
3.1. 거리에 따
|
|
|
결과크기, 가격, 신뢰성 측면에서 괄목한 만한 개선 결과를 이루었다.
트랜지스터의 회로상 표시 기호는 아래 그림과 같다.
표시 기호 중 화살표시의앞 부분이 에미터이며 이는트랜지스터의 전류의 흐르는 방향을 가리키는 것이다.
3. FET
(1)
|
|
|
결과
14-7 트랜지스터의 증폭작용
-시뮬레이션 조건 TRANSIENT 해석을 수행하며 Run to time을 3ms로 하면 된다.
-시뮬레이션 결과
14-8 트랜지스터의 증폭도 계산법
(1)실험 회로
-회로해석
본 회로는 COMMON EMITTER 회로로서 증폭도를 계산하기 위한 회로
|
|
|
실험 8.3 전압분배기 바이어스회로는 가장 널리 사용되는 바이어스 방식으로 단일 전원을 저항 전압분배기를 사용한 바이어스이다. 쌍극성 접합 트랜지스터(BJT)특성
- 실험 결과 -
BJT의 고정 바이어스 및 전압분배기 바이어스
- 실
|
|
|
전류 미러를 구성하고, 출력 전류의 특성을 측정하여 설계 결과를 검증하는 작업을 진행할 예정이다. 실험 데이터를 분석함으로써 캐스코드 전류 미러의 동작 원리를 심층적으로 이해할 수 있을 것이다. 1. 연구의 목표
2. 필요한 자원 및
|
|
|
기술의 발전을 촉진하는 중요한 요소가 될 것이다. 1. 서론
2. JFET의 기본 원리
3. JFET의 구조와 작동 방식
4. JFET의 전기적 특성
5. JFET의 주파수 응답
6. JFET의 장점과 단점
7. JFET의 응용 분야
8. 실험 방법론
9. 실험 결과 분석
10. 결론
|
|
|
결과 VcE = 288.8[mV]
시뮬레이션 결과 Ic = 711.2uA
Vcc= = 1.3v 일때 Vcc= = 1.5v 일때
Vcc= = 2v 일때Vcc= = 2.5v 일때
Vcc= = 3v 일때Vcc= = 5v 일때
Vcc= = 10v 일때Vcc= = 15v 일때 1). 실험목적
2). 실험 이론
1. 트랜지스터 데이터
2. 트랜지스터와 그 응용의 간단
|
|
|
전류가 흐르지 않지만, 온도가 다르면 열전기 현상에 의해 회로에 전류가 흐른다.
결과
○ 실험에 쓰여진 분압기 와 op-amp
R1
Vin
Vout
R2
Vin = Vout
분압기(입력전압)
8
7
6
5
-
+
○
1
2
3
4
IC회로(op-amp)
(1) inverting (반전증폭기)
RR
RF
+
-
Vout
+
-
1-1) AC ; invert
|
|
|
결과
(3) 실험 회로
(4) 1K Hz
(5) 10K Hz
(6) 100k Hz
(7) 500k Hz
시뮬레이션 결과 JFET 회로는 반전 증폭기의 특성이 나타났는데 그래프 상으로 전압이득은 약 2.5로 나타났다. 그리고 이번에 실험하게 될 회로에 대해서도 시뮬레이션을 돌려보았는데 12k저
|
|
메뉴펼치기
