|
저장할 위치
프로젝트 이름
최상위 모듈 이름 (프로젝트 이름과 같게 만든다.)
1. 실험 제목 : Verilog HDL을 이용한 가산기 설계
2. 실험 목적
3. 실험 내용 및 시뮬레이션 결과
|
- 페이지 12페이지
- 가격 6,300원
- 등록일 2015.08.25
- 파일종류 워드(doc)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/info8.htm
8. http://blog.naver.com/r2adne?Redirect=Log&logNo=120155040778 1. VHDL의 뜻
2. VHDL이 만들어진 배경
3. VHDL의 장점
4. VHDL의 단점
5. 하드웨어 디자인과 프로그래밍 언어적 디자인
6. 제품
|
- 페이지 10페이지
- 가격 2,300원
- 등록일 2013.08.07
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
이용하여 플립플롭은 메모리로도 많이 활용된다.
- 플립플롭은 대표적인 순서 논리회로(Sequential Logic CIrcuit)이다. 순서 논리회로는 출력을 입력 쪽에 연결한 궤환(Feedback) 회로를 가지고 있으며, 이를 통해 출력이 논리 동작에 영향을 미친다.
|
- 페이지 14페이지
- 가격 3,000원
- 등록일 2023.09.22
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
필터이다. 이 회로는 단독으로 이용하기보다는 증폭도가 전혀 불변이고 위상만을 조정할 수 있다는 점에서 능동필터의 리모트 컨트롤, 오토 컨트롤등에 이용된다. 1. 설계 목표
2. 설계 내용
3. 연구과제 (예비보고서)
4. 참고이론
|
- 페이지 4페이지
- 가격 4,000원
- 등록일 2015.06.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
이용한 정전압 설계와 같이 Vo 는 일정한 정전압을 유지함을 볼 수 있었습니다.
항상 정전압 다이오드에 전류가 흐르도록 하면 부하에 가해지는 전압, 즉 출력전압은 일정하게 됩니다.
따라서 가변 안정화 회로는 입력이나 부하의 변동에 관
|
- 페이지 10페이지
- 가격 8,000원
- 등록일 2015.06.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|