|
작게 한 후 증폭기의 신호입력에 연결하고 각단의 출력을 측정한 결과, 이론과 일치하는 증폭된 파형이 출력되었고, 각단의 DC 바이어스 + 사인파 의 형태로 출력되었다. 1. 주제 및 실험 관련사항
2. 전체 회로도
3. 각단 해석
4. 결론
|
|
|
실험자가 실수 하였을 과실적 오차, 측정 조건의 변동, 측정자의 주의력 동요 등에 의한 우연 오차가 있을 수도 있다.
그래도 공통 소스 FET에서 와 이 하는 역할을 알게 되었으며, 보고서 작성중 트랜스컨덕턴스 이 무엇인지 어떠한 기능을 하
|
|
|
현상이 관찰되었다. 시뮬레이션값과 실제 실험값의 오차가 거의 없다고 할 수 있다.
2. 비고 및 고찰
이번 실험은 MOSFET 공통 소스 증폭기 주파수 특성을 알아보는 실험이었다. 이 중에서 우리는 전류 소스를 부하로 사용한 능동 부하 MOSFET 공
|
|
|
실험에서 얻은 측정값과 비교하라.
이론
13. 전압이득, 입력 임피던스, 출력 임피던스 세 가지 중에서 트랜스컨덕턴스 값에 영향을 받는 것은 무엇인가?
답 : 전압이득이 로 영향을 받는다.
14. 이 모이실험의 첫 번째 회로에서 저항 를 4kΩ로 바
|
|
|
실험 결과(도표, 그림, 측정값, 계산값 및 해석 등)
6. Time = 850 ㎲
Volts/cm = 15.02 , Time/cm = 5cm
9. Time = 95 ㎲(
10. 가. 100kΩ 저항과 0.01㎌의 TC= 1000 ㎲
나. 10kΩ 저항과 0.01㎌의 TC= 100 ㎲
14. Time = 1520 ㎲
16. Time = 1900 ㎲
20. Time = 360 ㎲
22. Time = 3800 ㎲ → 3440
|
|
|
실험”, 차송 실험 1. 논리 게이트 1
1. 실험 목적 1
2. 기초 이론 1
3. 예비 보고서 4
4. 실험 기자재 및 부품 6
5. 실험 방법 및 순서 6
6. 실험 결과 7
실험 2. 가산기 9
1. 실험 목적 9
2. 기초 이론 9
3. 예비 보고서 14
4. 실험 기자재
|
|
|
심화 이해와 설계 능력 향상, 그리고 문제 해결 능력 증진으로 요약할 수 있다. 1. 실험의 목표3
2. 이론적 배경3
3. 사용 장비7
4. 실험 절차7
1) LCD에 학생 정보 출력하기
2) 광고판 효과를 위한 슬라이딩 텍스트 설계
5. 예상되는 결과14
|
|
|
예비 보고 사항
1) 실험 회로 7-1에서 =150일 때 =1mA가 되도록 저항 값을 결정하라. 단 =5V, =2V, =2kΩ가 되도록 하라.
에서 위 조건에 맞춰 를 구하면 =5kΩ이다. 6장 실험에서 사용한 저항 분할 바이어스 회로에서 컬렉터전류와 이미터전류는 거의 비
|
|
|
30
5.121
1.759
60
5.948
0.1035
부하선 이득 측정
동작점
콜렉터 전류이득 (Ic/IB)
콜렉터 전압이득(VcE/VEB)
Q1 (10uA)
170.2
13.0802
Q2 (20uA)
173.1
7.4989
Q3 (30uA)
170.7
2.5552
Q4 (60uA)
99.1333
0.1491 1. 실험 목적
2. 실험 이론
3. 실험 방법
PSPICE 시뮬레이션
|
|
|
실험을 통해 새로 알게된
사실은 아무런 입력파형이 없더라도 트랜지스터에는 아이들링 전류가 흐른다는 점이고, 아이들링 전류는 5mA
를 초과해서는 안된다는 점도 알게되었다. 1. 보고서 요약
2. 각 실험별 측정결과와 분석
1) 신호가
|
|
메뉴펼치기
