|
크기 이상의 전압을 인가했을 때 출력에서 클리핑 현상이 발생하는 것을 알아보는 실험이다. 시뮬레이션과 비슷한 값으로서 약 100mV의 파형을 인가했을 때, 클리핑 현상이 발생했다는 것을 확인할 수 있다. 1. 실험 결과
2. 비고 및 고찰
|
- 페이지 6페이지
- 가격 2,000원
- 등록일 2017.04.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
전자공학 > 반도체 > 트랜지스터 > FET]
http://www.ktword.co.kr/word/abbr_view.php?m_temp1=4235&id=1341&nav=2&m_search=FET%EB%B0%94%EC%9D%B4%EC%96%B4%EC%8A%A4
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출
|
- 페이지 14페이지
- 가격 1,800원
- 등록일 2022.04.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험해보며 기억속에 더 자리잡게 해줬고 소스 접지 증폭기 실험을 통하여 전압 이득을 계산해보고 동작에 대해서 공부해볼 수 있는 기회였다. 1. 사용 장비 및 부품
2. 실험 방법 및 결과
2.1 게이트-소스 전압에 대한 드레인 전류의 변화
|
- 페이지 8페이지
- 가격 2,000원
- 등록일 2015.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로이지만, 입력에서 본 것은 게이트와 접지 사이의 임피던스이다. 그림 14에서 입력 임피던스는
Z_i = R_G
그림 14 공통 소스 JFET 증폭기
그림 15의 전압 배분기회로의 경우에는
Z_i = R_1 || R_2 = {R_1 R_2 } OVER {R_1 +R_2 }
그림 15 FET 증폭기 입력임피던
|
- 페이지 10페이지
- 가격 500원
- 등록일 2003.01.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
)이 Vin, 채널2(푸른색)이 Vout이다.
따라서 이 회로는 입력 신호가 반전, 증폭되는 반전 증폭기로 동작함을 알 수 있다.
첨두치는 입력이 100mVpp, 출력이 476mVpp이다. 따라서 이득 AV는 476/100 = 4.76이 된다. ① 드레인 특성
② 소스 공통 증폭기
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2011.10.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|