|
기록하시오.
0.997V
1.993V
3.004V
4.001V
4.999V
0.0010A
0.00199A
0.0030A
0.0040A
0.0050A
(3) (결과보고서 항목) 라 하자. 여기에서 와 는 (2)에서 측정하여 기록한 전압과 전류의 -번 1. 실험과정 및 실험결과
2. 실험결과 분석
3. 실험 결론
|
|
|
수 있다.)
주파수응답의 크기:
주파수응답의 위상:
DB(V(C1:2)/V(R1:1)) 출력 / P(V(C1:2)/V(R1:1)) 출력 결과 주파수에 따른 결과 측정값
VIN/VOUT결과 1. 실험목적
2. 실험이론
3. 기기 및 부품
4. 실험과정 및 예상되는 결과
|
|
|
회로를 구성하게 되면 에 흐르는 전류가 각 저항에 대하여 반비례하여 나누어져 흐르게 되며, 각 저항에 흐르는 전류를 더하면 과 같게 나타나게 된다. 측정값은7.53, 2.54, 2.54, 2.53과 같이 나타나게 되며 가 성립함을 알 수 있다.
3. 실험 결론
|
|
|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
실험을 성공적으로 마칠 수 있었다. 4비트 가감산기를 설계하면서 처음엔 어떻게 하면 4개의 가산기를 연결할 수 있는지 몰랐었으나, 조원과 머리를 맞대고 고민한 결과 수차례의 trial & error을 반복하여 입력 및 출력변수를 새로 조정하고, 임
|
|
|
동작
블록도
사용IC Data sheet
결과보고서
작품구성시문제점
작품의실제구성
사용된부품,공구
Pspice를 이용한 회로도 설계
빵판에의 회로 예비 구성
만능기판에의 실제 구성
동작사진
결과및 토의
|
|
|
1
1
0100
0
0101
0
0110
1
0111
0
1000
0
1001
1
1010
X
1011
X
1100
X
1101
X
1110
X
1111
X
BA
DC
00
01
11
10
00
0
0
1
0
01
0
0
0
1
11
X
X
X
X
10
0
1
X
X
그림 8-6 3으로 나누어 떨어지는 BCD수에 대한 Karnaugh맵
맵으로부터 읽은 최소 SOP : X=AD+ABC+ABC
AD
ABC
ABC
회로도
표 8-5의 실험결과
3 =
|
|
|
6 downto 1);
state <= 0;
end if;
end case;
end if;
end if;
end process;
end Behavioral;
Conclusion
기본적 형태의 multiplexor인 ALU를 설계해 보았다. 단순한 연산을 떠나 조건문을 이용하여 다양한 케이스의 연산을 설계하고 같은 입력 값을 다른 연산을 수행시켜 보
|
|
|
설계하도록 하는 프로젝트였다. 상태도는 수업 시간에 배운 부분으로 충분히 파악 가능하여 쉽게 그려내었으나 이를 코딩 하는 것은 순전히 별개의 문제였고 빈 공간만 코딩한다고 하더라도 그 양이 많고 파악할 부분이 있었으며 KIT로 실험
|
|
|
64.ALL;
ENTITY CLA_4bit_TB IS
END CLA_4bit_TB;
ARCHITECTURE behavior OF CLA_4bit_TB IS
COMPONENT cla_4bit
PORT(
Cin : IN std_logic;
A : IN std_logic_vector(3 downto 0);
B : IN std_logic_vector(3 downto 0);
m : IN std_logic;
Sum : OUT std_logic_vector(3 downto 0);
Cout : OUT std_logic;
Pout : OUT st
|
|
메뉴펼치기
