|
회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5. 집적회로, 이영훈 저, 상학당, 2002
|
|
|
표 ≫ ≪ 표 ≫ 10장 예비 레포트.hwp…………………………………5p
아날로그 및 디지털 회로 설계 실습
-예비레포트-
10. 4-bit Adder 설계
1. 목적
2. 설계실습 계획서
전자신문.hwp……………………………………………2p
|
|
|
회로를 구성한다.
5. 참고자료
1. 회로이론, 한경희외 공저, 형설출판사, 1991.2
2. 전기전자기초실험, 신정록외 공저, 한올출판사 1996.8
3. 전기회로, 최윤식외 공저, 의중당, 1996.2
4. 디지털전자회로, 김기남 저, 네트웍텔레콤 정보기술원, 1998.2
5.
|
|
|
1. 실험목적
가. 반가산기와 전가산기의 원리를 이해한다.
나. 반가산기와 전가산기의 설계를 통해 조합논리회로의 설계방법을 공부한다.
다. 상용 ALU(산술논리 연산장치)의 기능을 이해한다.
라. 상용화된 4비트 ALU를 이용하야 두 수의
|
|
|
, (식6.3)처럼 계산하여라. 주파수가 5㎑인 입력신호를 사용하고 =5KΩ, =0.7kΩ이라 할때, =4.4V, 0.9V 되도록 입력신호()의 크기와 C값을 설계하여라.
- 식 6.2 :
식 6.3 :
- =4.4V, =5KΩ, =0.7kΩ를 대입하게 되면 은 5.016 V가 나오며, 는 2이므로, 10.032V가 된다.
|
|
|
Decoder와 7-segment를 이용한 7-segment 구동 회로를 설계하라.
7-segment 구동 회로도 없음
|
|
|
Sedra, Smith/ Oxford/ 2004년
3) 전자회로/ 김경기, 김덕진, 이종악 공저/ 광문각 출판/ 2004년
4) 전기전자기초실험/ 대한전자공학회/ 청문각/ 2005년 1. Titel
2. Name
3. Abstract
4. Background
5. Simulation
6. Experimental Result
7. Analysis
8. Appendix
|
|
|
실험 (북스힐, 2010), p 307-316
9. 질문
1) 시간 상수의 네 배가 되면, 축전기에는 최대 전하량의 몇 퍼센트가 충전되겠는가?
*100%
2) 저진동수 통과 여과기를 만들려면, 회로를 어떻게 구성해야겠는가?
Vc를 구한다. 따라서 Vc를 측정하도록 한다 1
|
|
|
회로, 2진 계수회로등에 많이 사용됩니다.
참고문헌
박세광, 전기공학실험설계 1, 경북대학교 전자전기컴퓨터공학부, pp.113-124
3. 고찰
이번 실험은 처음에는 파형이 제대로 나오지 않아 많이 어려웠지만 여러번 회로를 다시 꾸민 끝에 올바른
|
|
|
3P
3. 부품 및 기기 …………………………… 3P
4. 실험순서 ……………………………… 3~4P
5. 실험과정 ……………………………… 4~6P
6. 회로도 …………………………………… 6P
7. 소감 및 고찰 …………………………… 7P
|
|
메뉴펼치기
