|
예비회로 조사를 통한 출력과 비교
Latch 대한 개념 이해
실험 분석
R-S F/F의 회로 구성
J-K f/f 을 구성
J-K F/F 대한 개념 이해
실험 분석
토글 값이 제대로 나오지 않는 이유에 대한 분석
T F/F를 구성
실험 분석
실험 감상
|
|
|
JK-FF Simulation]
- 이 플립플롭은 상승 에지일때 상태가 변화함을 알 수 있다.
- 00 -> 01 -> 11 -> 10 -> 00 으로 처음에 state diagram에서 본 바와 같이 카운팅 되고 있음을 알 수 있다.
- CLK의 바뀜에 따라 delay를 두고 변화함을 알 수 있다.
- Rst가
|
|
|
않는다. 따라서 f/f의 상태를 변하게 하고 싶을 때는 T에 1을 입력시키면 된다.
여기표는 순차논리회로를 설계하는데 중요한 자료들 이다. ▷플립플럽(Flip-Flops)
1)비동기식 RS 래치
D f/f
4)JK f/f
5)T f/f
6)Master-Slave형 f/f
7)플립플롭의 여기표
|
|
|
실험의 회로도를 보면 알 수 있듯이 처음 플립플롭의 입력 클럭 펄스 값이 각각의 CLK로 들어가는 것이 아니라 처음 플립플롭의 결과값이 다음 플립플롭의 CLK로 들어가는 것이기 때문에 비동기식이라고 말할 수도 있는 것이다.
2) 실험 4의 회
|
|
|
가능성을 열어줄 것이라고 생각한다. 이러한 실험과 분석을 통해 디지털 회로의 기초를 다지는 데 있어 플립플롭의 역할이 얼마나 중요한지를 다시 한번 실감하게 되었다. 1. 실험의 목표
2. 실험 절차 및 결과 요약
3. 결과에 대한 논의
|
|
|
확인한다.
2. 실험 준비물
- 직류전원장치 1대
- 오실로스코프 1대
- Function Generator 1대
- Bread Board 1대
- Quad 2 Input NAND Gate (74LS00) 6개
- Hex Inverter (74LS04) 3개
3. 설계 실습 계획서
(1) JK Master/Slave 플립플롭의 1’s catching에 대해 조사하라.
|
|
|
LED의 점등되는 속도가 주파수랑 관련이 있는가 싶어서 주파수를 높여본 결과, 주파수가 높을수록 점등/소등 되는 시간 간격이 짧아졌음을 확인을 할 수 있었다.
[SW1 - 올렸을 경우]
시간이 지남에 따라 Q0→Q7 순서로 일정간격으로 꺼짐을 확인
|
|
|
회로의 미래를 바라볼 수 있으리라 기대한다. 1. 실습의 목표
2. 필요한 재료
3. 설계 및 실습 절차
4. 이론적 배경
5. 실습 방법론
6. 결과 분석
7. 문제 해결 접근법
8. 실습 시 유의사항
9. 실습 결과 정리
10. 결론 및 향후 연구 방향
|
|
|
+5
4
0
+5
0
+5
5
0
0
0
+5
6
+5
+5
+5
0
7
+5
0
+5
0
8
0
+5
0
+5
9
0
0
0
+5
10
+5
+5
0
0
11
+5
0
0
0
12
0
+5
0
0
13
0
0
0
0 실험 6. Bistable or flip-flop
1. 목적
2. 실험 기기 및 부품
3. 기본 이론
4. 실험 과정
4. AND-게이트된 J-K 마스터-슬레이브 플립플롭
6. 필요한 결과
|
|
|
립플롭과 T 플립플롭을 결합한 것이다
입력은 J,K 두개로서, 각각 RS 플립플롭의 S,R과 마찬가지의 역할을 한다
JK 플립플롭에서는 T 플립플롭에서처럼 J=K=1일 때 출력이 반전될 뿐이다
회로도로부터 JK 플립플롭이 A와 B의 마스터와 슬레이브
|
|
메뉴펼치기
