|
주파수가 높다. 동기식 카운터는 그림 8-1과 같이 인에이블(EN) 입력을 갖는 T 플립플롭으로 구성할 수 있다. 이 플립플롭의 출력은 EN이 유효할 때만 T의 상승에지에서 반전된다. 1. 목적
2. 이론
3. 예비보고
4. 실험 기기 및 부품
5. 실험
|
|
|
플립플롭 부분에 대한 실험을 할 때 어느 정도 숙지했던 내용이었기 때문에 설계 과정에서는 큰 어려움이 없었다.
결과를 보면 이번 설계도 큰 오차 값은 발생하지 않았다. 값을 측정하는 게 아니라 파형을 도출해내는 것이기 때문에 오차를
|
|
|
실험에 참고한 자료의 그림을 보면 더 쉽게 이해가 가능하다.
Transition Time과 Prepagation Delay가 생기는 이유는 다음과 같다.
CMOS를 리모델링 하면 회로에 capacitor들이 구성되어있다는 사실을 알 수 있다. 출력 값이 high→low로, low→ high로 바뀌는 것
|
|
|
플립플롭에만 인가되고 출력은 4개의 플립플롭에서 액세스하는 형태를 의미한다. 또한, 모든 플립플롭을 동시에 제어하기 위해 클럭펄스를 플립플롭에 동시에 인가한다.
그럼 실험을 해보도록 하자
.
＿결과 그래프 및 타당성 검증.
1. CLK = 0,
|
|
|
플립플롭의 CLK에 영향을 주게 된다.
따라서 x의 값이 바뀌면 CLK에 들어가는 값이 → 또는 →로 바뀌기 때문에 플립플롭의 상태가 변할 수밖에 없다. 1. 실험 결과 및 분석
2. 비고 및 고찰
3. 설계 및 고찰
(1) Mod-7 Counter를 설계하라. (준비
|
|
|
플립플롭과 NAND, NOT만을 사용하여 회로를 구성하라. (준비물 : SN7474, SN7404, SN7400)
(2) 실험 1에서 PRESET=0으로 놓으면 데이터는 SI로 입력되겠는가?
데이터를 쉬프트 시킬 때 PRESET은 어떤 상태로 하여야 하는가?
(3) 실험 4에서 주기는 얼마인
|
|
|
플립플롭의 입력 클럭 값이 각각의 CLK로 들어가는 것이 아니라 처음 플립플롭의 결과 값이 다음 플립플롭의 CLK로 들어가는 것이기 때문에 비동기식이다.
(8) 실험 2의 회로를 변경하여 Mod-8의 회로를 그려라.
⇒ Mod-10회로에서는 각각의 클리어
|
|
|
실험번호
제출일
제출자
실험조
학번
이름
9
2014. 11. 12.
(1) 74LS93의 핀 배치도와 Logic Diagram은 다음과 같다. 이를 이용하여 실험 (2)의 결과를 예측하여 설명하시오.
IC 7493은 16진 비동기식 상향 카운터로 각 플립플롭은 클록펄스의 하강 에지에서
|
|
|
실험 결과 앞의 실험과 결과 값은 동일하게 10까지 카운팅 됨을 알 수 있다.
실험 과정과 결과, 실험을 진행하는 과정에서 클럭을 주며 Reset을 시켜주는 것은 실험을 하는데 매우 중요하다. 또한, 실험 전 충분한 공부와 내용 이해를 통해서 실
|
|
|
을 통해 카운팅 원리와 디지털 회로 설계의 기초를 학습하였다. 이번 실험에서는 기본적인 D 플립플롭을 이용하여 카운터를 구성하고, Mod N 카운터의 동작을 관찰함으로써 이론과 실제 회로의 차이를 체험하였다. 실험 결과, 카운터가 예상한
|
|
메뉴펼치기
