|
“업”카운터를
설계해 동작됨을 확인하였다. ■ 실험 내용
■ 실험 방법
■ 주의사항
(1) 상태도
(2) 상태표
(3) 설계과장(플립플롬 입력식 (간략화))
(4) 설계도 ( 회로도 )
(5) Simulation 결과 파형
(6) Simulation 결과 분석
◉ 결과분석
|
|
|
플립플롭 등으로 구성되는 전자회로이다. 레벨 1에 의한 일련의 마이크로 프로그램을 수행한다.
레벨 1은 마이크로 프로그램 계층이다. 마이크로 프로그램은 레벨 2의 기계어 프로그램을 해석하여 하드웨어의 세부동작에 필요한 제어신호를
|
|
|
전자 회로에서는 시뮬레이션 도구를 통해 전파 지연을 미리 분석하고 최적화하는 방법이 일반화되어 있다. 이러한 전파 지연 관리 기술들은 출력의 안정성을 높이는 데 필수적이며, 따라서 신뢰성 높은 전자계산기 설계를 위한 기초가 된다.&
|
|
|
실험 목적
2. 관련 이론
가. 논리연산
(1) AND연산
(2) OR연산
(3) NOT연산
나. 논리 게이트
(1). AND 게이트(논리곱)
(2). OR 게이트(논리합)
(3). NOT 게이트(논리 부정)
(4). NAND 게이트
(6). EXCLUSIVE-OR 게이트
자. 드모
|
|
|
D-flipflop과 같은 플립플롭과 같은 기능을 수행할 수 있는 메모리로 논리회로를 구현하지 않는가이다. 그 이유는 메모리의 입력과 출력의 수는 제한되어 있기 때문이다. 만약 512M Ram이 있다고 하면 28, 입력은 8Bit밖에 없는 것이다. 2개의 Input에 1
|
|
|
)
상태=>A, B
출력=>drink,changeA,changeB,changeC,changeD
8.상태표
drink=D
changeA=CA
changeB=CB
changeC=CC
changeD=CD
(JK플립플롭 여기표를 사용하였습니다.)
현재상태
입력
다음상태
f/f입력
출력
A
B
X
Y
A
B
D
CA
CB
CC
CD
0
0
0
0
0
0
0
X
0
X
0
0
0
0
0
0
0
0
1
0
0
0
X
0
X
1
1
0
0
0
|
|
|
실험으로는 푸쉬 버튼 스위치를 이용하여 스위치를 한번 누를 때 켜지고 다시 한번 누르면 꺼지는 상태를 나타내는 방법이 있다. 이와 같은 방법으로 LED 점등을 제어하기 위해서 JK플립플롭의 특성을 이용하였다. 이는 푸쉬 버튼 스위치로 클
|
|
|
플립-플롭의 클록 입력으로 연결(전파)
- 두 번째 플립-플롭(B)이 토글되기 위해서는 첫 번째 플립-플롭(A)의 출력이 HIGH에서 LOW로의 상태변화를 가져야 한다.
- 각 단의 출력 주파수는 전 단 출력주파수의 절반이 된다. 따라서 마지막 단(D)의 출
|
|
|
플립플롭의 개수이고, 출력상태의 가지 수 를 가진다. 실험2에서는 MOD-10 카운터와, 디코더를 이용한 7-segment표시기를 사용하여서, 7-segment에 출력값을 넣어주는 디코더에 따로 출력값을 알 수 있게 빼놓고 7-segment와 의 측정값을 확인하였다.&nbs
|
|
|
실험회로에서는 IC 내부의 블록인 OP amp나 플립플롭, 저항 등은 나타내지 않으며 다만 그림 9-5와 같이 IC와 외부소자의 연결만을 나타낸다.
그림 9-4. 단안정 동작과 파형. 그림 9-5. 555 단안정 회로.
3) 비안정 동작
555 IC를 그림 9-6처럼 연결하면
|
|
메뉴펼치기
