|
전자공학실험, 홍안의, 도서출판 보문당 , 실험 16 결합형 카운터
[서 적] 디지털 공학 실험, 임해진 정도영 외 4명, 두양사, 2006년,
20장 링 시프트 카운터와 존슨 시프트 카운터
[사 이 트] 공주대학교 가상강의실 : http://princess.kongju.ac.kr/
-- 이론
|
|
|
RS 래치를 설계할 때 약간의 어려움을 겪기는 했지만 예상했던 RS 래치의 동작과 Edge-triggered 플립플롭의 동작을 잘 얻어내었기 때문에 결과적으로 만족할 만한 실습이 되었다고 생각한다.
(4) 무엇을 느꼈는가? 이 설계실습을 통하여 무엇을 배
|
|
|
실험
- 논리 회로 1) Ring Counter의 정의
(1) Ring Counter
(2) Ring Counter의 종류
① 시동 펄스가 필요한 4단 링카운터
② 시동 펄스가 필요없는 4단 링카운터
2) NAND Gate로의 실제 회로 구성
(1) 사용 부품 및 기기
(2) 과정
(3) 보안
3) D플립플롭
|
|
|
된다. 예를들면 8비트 양자화를 하기 위해서는 255개의 비교기가 필요하게 되는데 전자 디바이스가 발달한 현재는 가능하다. 1.실험 목적
2. 이론 (오실로스코프와 신호처리이론)
1) 오실로스코프(Oscilloscope)
2) 신호처리 이론
|
|
|
15
D 래치 및 D 플립-플롭
■ 실험 목표
■ 사용 부품
■ 관련이론
■ 실험 순서
■ 심층 탐구
♠ 참고 자료 ♠
|
|
|
0
1
0
1
(a) 회 로 (b) 표시기호 (c) 진리표
그림 4 D 플립플롭
T 플립플롭
T플립플롭은 토글 플립플롭 또는 트리거 플립플롭이라고도 하며 입력이 들어올때마다 출력의 상태가 바뀌는 성질을 갖고있다. 그림 5(a)로부터 알 수 있듯이 T플립플롭은 RS
|
|
|
변할 때의 지연 시간 (상승지연시간)
Tphl
high→low로 변할 때의 지연 시간 (하강지연시간)
(3) [그림1] RS 래치의 이론적인 상태도를 그려라.
RS 래치 회로도
RS 래치 상태도
CLK 0일 때에는 S, R에 상관없이 Q+=Q가 된다. 즉, 상태를 유지한다. 없음
|
|
|
전자회로의 기초/ 김인태, 이응철, 이주석 공저/ 포인트 출판/ 2000년
2) Microelectronic Circuits(5th)/ Sedra, Smith/ Oxford/ 2004년
3) 전자회로/ 김경기, 김덕진, 이종악 공저/ 광문각 출판/ 2004년
4) 전기전자기초실험/ 대한전자공학회/ 청문각/ 2005년 1. Ti
|
|
|
플립플롭(플립플롭회로)의 개념
Ⅲ. 기본적인 플립플롭(플립플롭회로)
Ⅳ. PR/CLR RS플립플롭(플립플롭회로)
Ⅴ. JK 플립플롭(플립플롭회로)
Ⅵ. 에지트리거 플립플롭(플립플롭회로)
Ⅶ. T 플립플롭(플립플롭회로)
Ⅷ. D 플립플롭(플
|
|
|
7476 JK flip-flop을 사용하여 절차 (10)을 반복하고 표 7(b)에 기록한다. 1.실험제목
2.목적
3.이론
(1) 기본 RS 플립플롭
(2) RS 플립플롭
(3) PR/CLR RS 플립플롭
(4) D 플립플롭
(5) T 플립플롭
(6) 주종 플립플롭
(7)JK플립플롭
4. 실험 순서
|
|
메뉴펼치기
