|
D, T, RS 등등이 있듯이, 데이터 기억, 데이터 토글, 데이터 기록, 삭제 등등에 사용될 수 있다. 그리고 F/F는 어떻게 조합하느냐에 따라 다양한 기능을 수행할 수 있다. 1. 목 적
2. 실험 준비물
3. 설계실습 계획서
* 래치와 플립플롭 이론
|
|
|
줄여 나가는 것이 우리들이 해야
할 일이겠다. (1) 기본 RS 플립플롭과 레이스 조건
(2) RS 플립플롭
(3) PR / CLR RS 플립플롭
(4) D 플립플롭
(5) D 플립플롭 설정 시간
(6) T 플립플롭
(7) JK 플립플롭
* 실험결과 보고 사항
* 결과 및 토의
|
|
|
인가되게 하면 정상적인 동작이 이루어진다. ▣ 실험 목적
▣ 실험 이론
▣ 예비과제
⑴ Latch 회로와 Flip-Flop회로를 비교 설명 하라.
⑵RS flip flop을 JK, D, T flip flop으로 변환시켜라.
⑶Race problem에 대하여 timing chart를 이용하여 설명하라.
|
|
|
실험은 래치를 이용한 되튐현상제거와 게이티드 D래치를 이용한 침입자 경보장치 그리고 D플립-플롭의 성질을 알아보는 실험이었다. 그래서 다양한 IC와 약간 복잡한 회로 구성으로 인해 우리는 디지털 공학책을 펴고 다시 공부 할 수 밖에 없
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
순서 논리 회로 플립플롭( flip-flop) 실험보고서
1. 실험목적
순서논리회로의 기반이 되는 플립플롭을 RS, D, T, JK, 플립플롭 등을 대상으로 하여 동작 원리를 살펴보고, 전반적인 이해를 한다.
2. 이론
디지털 회로는 조합(combinational) 논리회로
|
|
|
플립플롭에는 RS 플립플롭, D 플립플롭, JK 플립플롭, T 플립플롭 등 여러 가지종류가 있다. 1비트의 정보를 저장할 수 있는 장치로 정상 출력과 보수화된 출력(Q,Q')을 가짐
Q = 1 : Set, Q = 0 : Reset
클록(Clock,C)이라는 제어입력(Triggering)을 가지며 입
|
|
|
실험상으로는 클럭신호를 사람의 손으로 하므로 정확한 데이터를 얻기 어려울 수을 것이다.
Pspice 시뮬레이션 결과
level sensitive transparent RS
Edge-triggered RS 플립플롭
Reference
1. http://princess.kongju.ac.kr/DigitalMain/framekor.htm
2. 디지털공학, 신화전산기
|
|
|
RS 플립플롭의 단점을 보
완할 수 있다.
6. D 플립플롭을 이용하여 카운터를 설계할 때 Q 의 출력을 D의 입력에 인가한 이유는?
입력 값이 항상 반전되어 입력되도록 하고 다음 단의 CLK에 인가하여 동작시킬 수 있으므로
7. 본 실험에서 배운 카운
|
|
|
전자기초실험-청문각
Google검색 Ⅰ. FILP-FLOP 특성 조사
Ⅱ. FIPLP-FLOP 실험
- 초기 전원 인가 후 출력상태
- 입출력 전압의 1/0, H/L 전압 범위
- 출력 전압 값에 영향을 미치는 요소
- 정상적인 동작을 하는 전압 범위와 전류
Ⅲ.
|
|
메뉴펼치기
