|
(1) Fundamentals of Digital Logic with VHDL Design second edition, Stephen Brown, 2005
(2) http://cafe.naver.com/carroty.cafe
(3) http://blog.naver.com/nowcafe?Redirect=Log&logNo=20016488913 1. 제목
2. 개요
3. 이론
4. 설계과정
5. VHDL Code
6. 결과 및 분석
7. 토의사항
8. 참고문헌
|
|
|
Logic Design 7
4.1 Full Adder of 1 bit 7
4.2 Ripple Carry Adder of 4-bits 7
4.3 Multiplexer 8
4.4 Put Together and Merge 8
5. A Design and Simulation of CSA with MAX+plus II 8
5.1 Full Adder of 1 bit 8
5.2 Ripple Carry Adder of 4-bits
|
|
|
시립대_전전설2_Velilog_예비리포트_1주치
목차
1. 실험 목적
2. 배경 이론
1) OR 게이트 논리 회로
2) XOR 게이트 논리 회로
3) 반가산기 논리 회로
4) TTL gate의 datasheet
3. 실험 장비 및 부품
1) 장비
2) 부품
4. 실험 방법
1) OR 게
|
|
|
|
Contemporary Logic Design 2판 솔루션 입니다.
Katz 저
2009. 1. 1
챕터 2 ~ 8장
|
|
|
B1, B2, B3 3개의 Binary code input을 G1, G2, G3 3개의 Output이 나오도록 설계한다. 이때 3개의 값은 Gray code Output이다. POS, SOP를 이용하여 설계하여보고, Karnough map을 이용하여 최적의 Logic Network를 구현한다. 그리고 이 설계를 이용하여 VHDL로 Coding하고 결
|
|
|
서울시립대 전전설1 2주차 결과 레포트
목차
0. 초록 (Abstract)
1. 서론 (Introduction)
가. 실험 목적
나. 실험을 위한 필수 배경이론, 개념
다. 실험의 가설(결과 예상) 및 근거
2. 실험 방법 (Materials & Methods)
가. 실험에 사용된 도구,
|
|
|
시립대 전전설2 A+ 8주차 예비레포트
목차
1. 서론
1.1. 실험 목적
1.2. 배경이론 및 개념
2. 사전 조사
3. In-Lab 실험 내용 및 예상 결과
3.1. 실험 내용
3.2. 예상 결과
4. 참고 문헌
1. 서론
시립대학교 전자전기공학부의 전전
|
|
|
서울시립대 전전설2 Lab-08 예비리포트 (2020 최신)
목차
1. 실험목적
2. 배경이론 및 사전조사
3. 실험방법
4. 실험 예상 결과
5. 참고문헌
1. 실험목적
서울시립대 전자전기공학부의 전전설2 Lab-08 실험은 전기 회로의 이해와 실습
|
|
|
서울시립대 전전설2 결과레포트 2주차 A+
목차
Ⅰ. 서론
1. 실험목적
2. 실험이론
Ⅱ. 실험결과 및 분석
1. 측정결과
2. 결과분석
Ⅲ. 결론
Ⅳ. REFERENCES
Ⅰ. 서론
서론 정보화 사회의 급속한 발전과 함께, 데이터는 현대
|
|
|
서울시립대학교 전전설2 1주차 예비레포트(코딩 성공적, A+, 10점 만점 11점)
목차
1. Introduction (실험에 대한 소개)
가. Purpose of this Lab
나. Essential Backgrounds (Required theory) for this Lab
2. Materials & Methods (실험 장비 및 재료와 실험 방법)
가
|
|
메뉴펼치기
