|
결 실험: 두 개의 커패시터를 병렬로 연결한 회로를 설정한 후. 다시 한 번 측정 도구를 사용하여 전체 커패시턴스 및 전압을 측정한다.
2. 주파수에 따른 Xc의 변화 실험:
커패시터를 회로에 연결하고, Xc(커패시터의 리액턴스) 값을 주파수에
|
|
|
플롭, D 플리플롭, JK 플리플롭, T 플리플롭
2. S-R 래치
(A) NAND래치-기본적인플립플롭: 2개의NAND 또는2개의NOR로구성
1)NAND래치 회로도
2)NAND래치 등가 부호
3)진리표
4)동작파형
(B)NOR 게이트래치-2개의NAND 또는2개의NOR로구성
1)NOR 래치 회로도
2)진리
|
|
|
플립플롭의 Tplh 및 Tphl >
< 74LS74 D 플립플롭의 Tplh 및 Tphl >
(3) [그림 1] RS 래치의 이론적인 상태도를 그려라.
4. 결론
이번 설계실습 계획서를 통해 래치는 레벨 트리거(level trigger)에 의해서 동작하기 때문에 1-상태인 동안 입력의 변화를 출
|
|
|
래치의 동작과 Edge-triggered 플립플롭의 동작을 잘 얻어내었기 때문에 결과적으로 만족할 만한 실습이 되었다고 생각한다.
(4) 무엇을 느꼈는가? 이 설계실습을 통하여 무엇을 배웠는가?
이번 설계실습을 통해 기초논리회로 시간에 배웠던 래치
|
|
|
1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저항 전압 전류 측정
옴의 법칙과 저항의 최대허용전압
계산과정 사진 첨부 1. 저항과 DC 전류/전압 측정
2. Ohm의 법칙과 저항의 직렬, 병렬
장비를 이용한 저
|
|
|
양단에는 항상 일정한 제너 전압 VZ가 유지 된다는 점이다. Vz는 1.8 ~ 수백[V]이고, 전력소비는 500mW ~ 50W이다.
제너다이오드의 기호는 옆의 그림과 같다.
Pspice simulation
Pspice로 회로는 그려봤는데 시뮬레이션은 어떻게 하는지 모르겠습니다.
|
|
|
회로는 잘 쓰이지 않는다.
이론
- 전압분배기 바이어스 회로 해석
이므로 이다. 입력 측에서 KVL을 적용하면
부하선의 방정식으로 직선을 그려 동작점을 결정할 수 있다.
PSpice 모의실험 12-1
드레인-소스 전압
답 : 2.235V
2. 게이트-소스 전압
답 :
|
|
|
법칙
https://namu.wiki/w/%ED%82%A4%EB%A5%B4%ED%9E%88%ED%98%B8%ED%94%84%EC%9D%98%20%EB%B2%95%EC%B9%99
AND게이트
https://ko.wikipedia.org/wiki/%EB%85%BC%EB%A6%AC_%ED%9A%8C%EB%A1%9C
http://minhaep.tistory.com/35 제목
실험 목적
실험 장비
이론
출처
|
|
|
Spice 모의실험 11-1
2. 이 회로의 를 계산하라.
이론
3. 이 회로의 상대적인 안정도를 계산하라.
상대적인 안정도 : ,
4. 회로 설계가 기준을 만족하는가?
만족한다.
PSpice 모의실험 11-2
2. 이 회로의 를 계산하라.
3. 이 회로의 상대적인 안정도를 계
|
|
|
회로의 측정 결과
- capacitor를 연결하면 capacitor의 충/방전에 의해서 출력파형의 형태가 좀 더 직선에 가까운 모습을 보인다. capacitor를 많이 연결 할수록 더욱 직선에 가까워진다. 즉 리플전압이 더 작아진다.
- 위의 실험에서 capacitor를 설치하
|
|
메뉴펼치기
