|
증폭기회로를 실험했다. 상보대칭 푸시풀 증폭기는 고 전력 음성 증폭기의
출력단에 사용되는 회로이다. 실제 스피커에서는 음성코일이
R_{ L }
대신에 부하로 작용한다. 상보대칭 음성증폭기
의 이러한 활용은 이미터 폴로워의 출력임피던
|
|
|
공통 증폭기의 실제 실험 회로와 시뮬레이션 결과이다.
시뮬레이션에서는 Vin > Vout 으로 AV가 1보다 작은 결과가 도출되었는데, 결론부터 언급하자면 시뮬레이션의 오류이다. 실제 실험에서는 AV가 1 이상이 되도록 나왔고, 회로가 증폭기 회
|
|
|
회로
그림 3-2
Q2N3904
VB
VE
VC
VCE
IE(mA)
IC(mA)
IB(μA)
β
결과값
3.29V
2.59V
13.17V
10.58V
3.82
3.79
22.10
171
.49
Reference
[Fundamentals of Microelectronics]
B.Razavi 저 | John Wiley 2nd Edition
[전자회로실험]
이현규, 김영석 저 | 충북대학교출판부
[위키피디아 지식백과]
http://e
|
|
|
= sin (@-180)입니다.
< 미분기 회로 >
< 미분기 동작 파형 >
3. 미분기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :5ms 1. 실험 목적
2. 관련 이론
3. 미분기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
Coupling 으로 설정하여야 출력을 확인할 수 있습니다
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
회로도 -
시뮬레이션 결과 값: Run to Time :50us 1. 실험 목적
2. 관련 이론
3. 가산 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
→ +100uA
IB가 100uA일 때 IC가 2mA라 가정하면…
컬렉터 전류 : 2mA → 3mA → 2mA → 1mA → 2mA
VC = VCC - VRL
VRL = ICRL
* 바이어스 방법과 안정화
*이미터 바이패스 캐패시터
* 위상관계
3) 시뮬레이션 결과 1)실험 목적
2)관련 이론
3)시뮬레이션 결과
|
|
|
회로이론, 문운당
윤현민·이형기(1995) : 기초반도체공학
일렉트로닉스 : MALVINO, 대영사
김태중 : 일반전자공학실험, 상학당
이성호·최창규 역 : 전자회로실험, Pearson International Edition 5th ed
조세황(1996) : 최신 전자 회로, 진영사
Greg Parker, 김종
|
|
|
증폭기와 공통 컬렉터증폭기에서 공통 이미터 증폭기는 전압을 증폭시킨다. 그러나 공통 컬렉터는 전압이 아닌 임피던스를 감소시킨다.
Vout = A Vin , A = ,
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 2단 증폭
|
|
|
시뮬
측정
12V
12V
12.757V
0A
0A
0.00005A
-12V
-12V
-11.307V
1.7uA
1.776uA
0.00005A
■ 실험회로 2 : BJT AB급 전력증폭기 회로
- 실험 결과 그래프 및 표 :
이론 값
시뮬레이션
측정 값
3.1mV
3.118mV
6.845mV
526.4mV
526.862mV
0.5622V
-520.8mV
-526.862mV
-0.5623V
845.0uA
845.846uA
0.00082A
|
|
|
이것은 사용한 저항값의 오차 (±5%)와 파형을 읽을 때의 눈금오차로 판단된다.
참고1 ) OP AMP 내부 세부 회로도 (예시) 1. OP AMP의 기본 특성
2. 비반전 증폭기 회로구성 및 동작 원리 실험
3. 반전 증폭기 회로구성 및 동작 원리 실험
|
|
메뉴펼치기
