|
단계 8의 결과를 비교하라.
출처
전자회로 11판, Robert L. Boylestad, Louis Nashelsky 지음, PEARSON
http://terms.naver.com/entry.nhn?docId=595958&mobile&categoryId=339
http://asic.postech.ac.kr/3.Class/1.Classes/05_332/exp10.pdf 제목
실험 목적
실험 장비
이론(PSpice 포함)
출처
|
|
|
결과 input이 2V가 넘어가는 시점부터 출력 전압이 반전되어 나오는 것을 확인할 수 있었다.
6. 참고문헌
[1] 대학전자회로 실험, 1997년, 청문각, 이승훈외 3명 p.303~p.311 1. 제목
2. 목적
3. 이론
4. 결과 및 분석
5. 토의
6. 참고문헌
|
|
|
과 목
학 과
학 번
이 름
회로실험I
실험10. 연산 증폭기
1. 실험 목적
-연산증폭기의 반전 및 비반전 증폭기의 동작 원리를 이해한다.
-연산증폭기를 이용한 가산기의 동작 원리를 이해한다.
-연산증폭기의 차동 증폭기의 동작 원리를 이해한다
|
|
|
실험을 통해 알수 있었다.
< 5. 참 고 문 헌 >
- FUNDAMENTALS OF MICROELECTRONICS, RAZAVI, WILEY, 2008.
- FEEDBACK CONTROL OF DYNAMIC SYSTEMS, F.FRANKLIN, PEARSON PRENTICE HALL, 2010.
- 전자회로실험 교재, 아주대학교, 2011. < 1. 설계부품 >
< 2. 설계 준비 사항 >
< 3.
|
|
|
회로의 이득이며, 은 폐루프 임계주파수라면, 다음 식이 성립한다.
2 Pre-Lab(예비실험): Multisim 사용한 모의 실험(시뮬레이션)
■ 모의실험회로 1 : 연산증폭기의 반전 증폭기 회로(시간영역)
- 모의실험 결과 그래프 및 표 :
[dB]
임계주파수
GBP
1
1
|
|
|
실험2
VC1
VC2
VE
VEE
VB1
VB2
4.9V
4.9V
-0.5V
-9V
-6.3mV
-6.3mV
1) 단일입력회로
단일입력 회로도
단일입력 Vout1,2
단일입력 Ve
단일입력 Q2 Vout 1,2
단일입력 Q2 Ve
차동입력 회로도
차동입력 입력신호
분석 : 단일입력 차동증폭기에서는 Q1, Q2가 같은 형태로 나
|
|
|
증폭기의 전압과 전력 이들을 구하라. 단 Bac(Q1)=Bac(Q2)=200 이고 Bac(Q3)= 50이다.
(저항값 변경 : 100Ω 2w 이유는 실험 및 고찰 에서 설명함.)
풀이)
첫 번째 단 (Q1)은 RE1이 있는 전압분할 바이어스 공통 이미터 회로이다. 두 번째 (Q2,Q3)는 달링턴 이미
|
|
|
ACM이 0이 되어 CMRR값이 무한대가 되지만 실제로는 그럴 수 없게 되는 것이다. 따라서 이 값이 크면 그만큼 증폭률이 좋은 회로임을 알 수 있다 요약문 1
실험내용 2
실험결과 8
문제점 및 애로사항 16
설계프로젝트 진행사항 16
결론 16
|
|
|
실험을 여러 번 반복하였는데, 실험을 반복 하다보니 알맞은 값이 나오게 되어 기분이 좋았다. 이번 실험 한 것을 기억하여 전자회로 이론에 접목시켜서 잘 활용하도록 하겠다. 1 In-Lab(본 실험): NI ELVIS II 사용
3 Post-Lab(실험 후 과정): 고찰
|
|
|
회로의 저항으로 사용하여 β와 의 값을 변화시켜 의 시정수를 변화시키는 것이다. 이때 이 시정수를 조심스럽게 측정함으로서 에 미치는 영향을 결정할 수 있다.
3. 실험 부품 및 기기
전자실험기(ED-2100) : NO-2101
1대
전압계(VOM)
1대
Oscilloscope
1
|
|
메뉴펼치기
