[실험] (예비) 10_연산증폭기 (Op-Amp) - 연산증폭기의 반전 및 비반전 증폭기의 동작 원리 이해, 가산기의 동작 원리 이해, 차동 증폭기의 동작 원리 이해

소개글

[실험] (예비) 10_연산증폭기 (Op-Amp) - 연산증폭기의 반전 및 비반전 증폭기의 동작 원리 이해, 가산기의 동작 원리 이해, 차동 증폭기의 동작 원리 이해에 대한 보고서 자료입니다.

목차

1. 실험 목적
2. 핵심 내용 정리
3. 예비 과제

본문내용

과 목
학 과
학 번
이 름
회로실험I
실험10. 연산 증폭기
1. 실험 목적
-연산증폭기의 반전 및 비반전 증폭기의 동작 원리를 이해한다.
-연산증폭기를 이용한 가산기의 동작 원리를 이해한다.
-연산증폭기의 차동 증폭기의 동작 원리를 이해한다.
2. 핵심 내용 정리
(1)연산증폭기 (Op-Amp)
-연산증폭기란 덧셈, 뺄셈, 곱셈, 나눗셈, 미분, 적분 등의 수학적 연산기능을 수행할 수 있는
전압 이득이 매우 큰 증폭기이다.
-전원을 공급하기 위한 2개의 단자에서 양의 전압과 음의 전압을 받아들인다.
-출력값은 입력 전원의 양의 전압과 음의 전압 사이가 된다.
-입력 신호는 반전입력, 비반전입력 두 전압을 받아들인다.
-전압 차이를 연산증폭기가 갖는 전압 이득만큼 증폭을 하여 출력 전압을 만듬
-반전 입력이 비반전 입력보다 큰 경우 출력은 음의 전압이 된다.
-입력저항 , 출력저항, 반전입력, 비반전입력일 때
,의 전압차 를 증폭기 전압이득 A만큼 증폭시켜 출력을 을 만든다
-이상적 연산증폭기는 입력저항,전압이득이 무한대, 출력저항은 0이다.
즉, =
(2)반전 및 비반전 증폭기
-
-
-
-
-
-
-
-
-
-
(3)가산기
-
-
-
-
-
-모든 저항의 크기가 같은 경우
(4)차동증폭기
-비반전 입력 단자와 반전 입력 단자에 가해진 입력 신호의 차를 증폭하는 회로이다.
-에 의한 반전증폭기의 출력 전압 =
=>
-중첩의 원리 이용
3. 예비 과제

키워드

예비 연산증폭기,   예비,   연산증폭기 실험,   차동 증폭기,   연산 증폭기,   가산기,   연산증폭기,   Op-Amp