|
가산기와 비교기를 사용 하여서 4비트 2진/Excess-3 코드 변환기를 설계하고 구현 및 테스트를 하며, 오버플로우 검출이 가능한 부호 있는 가산기를 설계하는 것이 주된 실험 목표였다.
처음에 2진/Excess-3 변환기의 회로도를 봤을 때 무엇인가 왠
|
|
|
포함하여 출력한다. 하위의 자리올림수 출력을 상위의 자리올림수 입력에 연결함으로써 임의의 자리수의 이진수 덧셈이 가능해 진다. 하나의 전가산기는 두개의 반가산기와 하나의 OR로 구성된다.
입력이 3개 존재해서 (입력 A, 입력 B, 자리올
|
|
|
버퍼에서 다른 버퍼로 복사할 때 발생한다.
▶ 기본 예제
아래의 예제에서, 프로그램은 메모리에서 인접해있는 두 아이템을 정의하였다: 8 바이트 길이 스트링 버퍼, A. 그리고 2 바이트 정수형, B. 우선, A 는 zero 바이트만 포함하고 B는 숫자 3을
|
|
|
비교기의 출력 X,Y,Z를 Ch2에 연결하여, 입력과 출력을 각각 B-X, B-Y, B-Z로 하여 비교 관찰하라.
->각각 오실로스코프값을 나타낸것인데 파형이 자세히는 안나타나있지만 예상과 거의 비슷한 값을 나타내고 있다.
(4)반가산기의 특성
① NOR게이
|
|
|
<질문>
연산 증폭기 (Operational Amplifiers : OPAMP)의 구성과 작동원리에 대해 설명해 주십시오
<답변>
(1) 연산 증폭기의 구성
① 연산 증폭기는 많은 IC 들로 구성된 것으로 일반적인 외부 구성도는 그림과 같이 두개의 입력단자
|
|
메뉴펼치기
