|
설계 결과
A4 A3 A2 A1 = 1100
+
B4 B3 B2 B1 = 1100
CIN = 0
COUT SUM[1] SUM[2] SUM[3] SUM[4]
11000
▼ 진리표를 사용한 계산
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
n = 1 : =0, =0, =0 진리표의 첫 번째 줄로부터 =0이고 =0
n = 2 : =0, =0, =0 진리표의 첫
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.03.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
가감산기의 결과
1) symbol_1
adder
adder symbol
2) symbol_2
full adder
full adder symbol
3) symbol_3
input_1
input_1 symbol
4) symbol_4
fulladder_2
fulladder_2 symbol
5) symbol_5
input_2
input_2 symbol
4) 최종 회로도
회
로
도
functional
[덧셈기]
functional
[뺄셈기]
★ 고찰
- BCD 가감산기
|
- 페이지 4페이지
- 가격 1,600원
- 등록일 2015.02.23
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계는 될 때까지 시간을 주시기 때문에 시험을 잘봐야 좋은 성적을 거둘 수 있습니다. 그러기에 이 자료를 참고하시고 소스에 대한 이해를 하시는 것이 도움이 많이 되리라고 생각합니다! Gate-Level 형식의 6비트 전가산기
|
- 페이지 4페이지
- 가격 1,300원
- 등록일 2013.07.30
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계의 실례로 덧셈기(가산기)의 회로를 구현해 본다. 반가산기와 전가산기의 기본동작 이해 및 실제 회로설계에 적용하여 논리회로를 다루는 능력을 배양한다.
2. 논리회로와 단순화
◎ 논리게이트의 조합
조합논리회로는 0과 1
|
- 페이지 35페이지
- 가격 3,000원
- 등록일 2012.11.01
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
가산기로 동작시키기 위해서
6. 7483 IC 소자를 이용하여 4비트 가/감산기를 설계하시오.
7. 기초실험 (2)의 입·출력에 대한 타이밍도를 작성하시오.
Ct
A
B
Cin/bin
S/D
Cout/bout
8. 응용실험 (2)를 실험하기 위해 구성한 패턴도를 그리시오.
9. 본과를 실
|
- 페이지 3페이지
- 가격 800원
- 등록일 2017.03.15
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|