|
설계 결과
A4 A3 A2 A1 = 1100
+
B4 B3 B2 B1 = 1100
CIN = 0
COUT SUM[1] SUM[2] SUM[3] SUM[4]
11000
▼ 진리표를 사용한 계산
0
0
0
0
0
0
0
1
1
0
0
1
0
1
0
0
1
1
0
1
1
0
0
1
0
1
0
1
0
1
1
1
0
0
1
1
1
1
1
1
n = 1 : =0, =0, =0 진리표의 첫 번째 줄로부터 =0이고 =0
n = 2 : =0, =0, =0 진리표의 첫
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.03.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계 -
1.개요
◎ 논리게이트 조합으로 복잡한 논리적 함수관계 구현 및 불필요하게 복잡한 논리를 단순화 시키는 K-map 응용 방법을 익히고 don’t care 조건을 다루는 예를 실습한다.
◎ 조합논리회로의 설계의 실례로 덧셈기(가산기)
|
- 페이지 35페이지
- 가격 3,000원
- 등록일 2012.11.01
- 파일종류 피피티(ppt)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계를 하였음에도 불구하고 잘못 된 실험결과를 도출해낼 수도 있었던 것 같다.
8.Conclusion
실험1은 반가산기 회로를 설계하여 오실로스코프로 결과 값을 측정했다. 반가산기는 2진수 덧셈에서 맨 오른쪽 자리를 계산 할 때 사용할 수 있도
|
- 페이지 29페이지
- 가격 3,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
복잡하여서 여러번의 오차도 있었고, 많은 스위치와 LED를 사용하는 것 이였어서 실험이 계속 잘못 되기도 하였지만, 여러번의 실험을 통하여 더 정확히 확인 해 볼 수 있었다. ⓵ 7486 IC, 7408 IC 으로 구현한 가산기 회로
⓶ 7486 IC, 7408
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.04.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
가산기 3. y 벡터와 m의 xor 연산 하는 단계를 더해 주는 식으로 회로를 구현하였다면 이런 부분에서 실수를 하지 않았을 것이라는 점을 배웠다. 이번 실험은 단순하였기 때문에 실수 하였어도 금방 복구할 수 있었으나 분명 더 복잡한 회로를
|
- 페이지 9페이지
- 가격 1,000원
- 등록일 2014.06.23
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|