|
가산기인 7483 IC과 7486 IC을 함께 사용해서 감산기와 가산기를 구하는 회로
예측 : SUB입력이 0일 때와 1일 때가 달라진다. 0일 때는 가산기, 1일 때는 감산기다. 입력 A4,A3,A2,A1과 B4,B3,B2,B1을 입력하면 가산기일 때는(SUB가 0일 때) 2진수를 더해준다.
|
|
|
회로는 74LS245 게이트의 한 부분 접속도이다. 표 3.11에 기입하시오.
그림 3.12
PSPICE 시뮬레이션 결과
*실험결과* 표 3.11
입력
출력
G
DIR
A
B
B
A
0
0
0
0
1
1
0
1
0
0
1
1
실험 4. 가산기 예비 레포트
[목적]
1. 반가산기와 전가산기의 원리를 이해한다.
2. 가
|
|
|
가산기
A, B en 입력 외에 앞단으로부터 1개의 자리올림수도 동시에 가산을 행할 수 있는 회로를 전가산기회로라 한다. 만약 A=011과 B=101을 더하는 경우를 생각해보자.
n-1번째 다리에서 발생한 자리올림수 (Cn-1)1과 A(1), B(0)의 세 수가 합해져 합 Sn
|
|
|
실험 배경 이론
< 가 산 기 >
가산기 전압 이득 :
※ 일 경우 를 얻을 수 있음(부호 반전)
< 고역통과필터 - HPF >
< 저역통과필터 - LPF >
5. 실험방법
Band-Pass Filter 회로도
< 가산기 >
< HPF >
<LPF >
6. 설계과정
< 전반적인 BPF
|
|
|
회로는 두 시스템이 서로 다른 2진 코드를 사용할 경우 두 시스템에서 사용하 는 코드를 서로 변환하여 두 시스템에서 하나의 코드를 이용할 수 있도록 하는 회로이다
1.BCD-3 초과 코드변환
1)BCD-3 초과 코드변환
- BCD 가산기+감산기회로
- 자기
|
|
메뉴펼치기
