|
실험 11보고서
실험 목표:
□4비트 2진/Excess-3코드 변환기의 설계, 구현 및 테스트.
□오버플로우(overflow)검출이 가능한 부호 있는 가산기의 설계
데이터 및 관찰 내용:
실험1. 4비트 2진/BCD 코드 변환기
그림 11-12진/BCD 변환기
표 11-12진수를 BCD로
|
- 페이지 17페이지
- 가격 1,500원
- 등록일 2015.04.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
) A: clock B,C: Vcc
이 경우에는 우선 외부 carry가 있고 나버지 하나도 1이므로 무조건 carry가 생긴다. 그리고 clock에 따라 sum이 0 or 1이 나오므로 위 실험 결과는 맞다.
실험 3. 2bit 가산기
3-1. 실험결과
전가산기와 반가산기를 이용한 2BIT 병렬 가산기
|
- 페이지 6페이지
- 가격 1,000원
- 등록일 2006.06.02
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험과 상당히 유사했다. 10장의 실험에서 약간 더 추가되어서 더욱 어려웠던 실험이었다. 기계공학실험의 실험 중에 가장 어렵고 시간이 오래 걸렸던 실험이었다.
가산 증폭기의 경우 반전증폭기 회로에 R2를 추가하면 되는데, 감산증폭기의
|
- 페이지 5페이지
- 가격 2,000원
- 등록일 2010.09.14
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
실험에서는 가산기와 감산기에 대한 실험을 해 보았다. 1학년 입문 설계시간 때 분명 가산기와 감산기를 만들어 보았음에도 이론적이 내용에 대해서는 처음 접해 보는 것 겉았다.
처음에는 S의 개념과 C(캐리)에 관한 개념이 이해가 어려웠지
|
- 페이지 6페이지
- 가격 1,800원
- 등록일 2014.04.11
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
+ 2
5
5
0
0
3.8
0
0
2 + 3
5
5
0
5
3.8
0
3.8
3 + 0
5
0
5
0
0
3.8
3.8
3 + 1
5
0
5
5
3.8
0
0
3 + 2
5
5
5
0
3.8
0
3.8
3 + 3
5
5
5
5
3.8
3.8
0
이론값은 이렇게 나오면서 제대로 덧셈을 수행하는지 확인 할 수 있어야 했지만, 시간이 모자라 실험을 못해보고 실패했다.
|
- 페이지 3페이지
- 가격 6,300원
- 등록일 2015.06.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|