|
1. 가산 / 감산기
(1) 가산기
가산기 : 사칙 연산과 크고 작음을 구별하는 비교 연산을 수행할 수 있는 회로이고, 연산 장치에서 가장 중요한 장치이다.
가산기는 반가산기를 기본으로 하여 만든 전가산기를 수평으로 연결하여 여러 자리의
|
|
|
6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이용한 실습
실험8. 전가산기와 전감산기
실험9. N진 카운터 및 10진 카운터
실험10. 시프트 레지스터 및 링 카운터
실험11. MUX & DEMUX
실험12. 디코딩 및 엔코딩
|
|
|
감산기
⑴ 반 감산기 (Half Subtractor)
: 1 bit의 2진수 뺄셈
① 진리표
A
B
차
자리 빌림수
0
0
1
1
0
1
0
1
0
1
1
0
0
1
0
0
② 논리식
차 = AbB + ABb
= A B
빈수 = AbB
③ 회로
A
차
B
빈수
<그림 10.4> 반 감산기 회로
⑵ 전 감산기(Full Subtractor)
: 빈수까지 뺄
|
|
|
감산기
➃ 전 감산기 ➄ 인코더 ➅ 디코더
➆ 멀티 플렉서 ➇ 디멀티 플렉서
3). 순서(순차) 논리 회로의 종류와 특징
➀RS 플립플롭 ➁ JK 플립플롭 ➂T 플립플롭
➃ D 플립플롭
Ⅲ. 결
|
|
|
디지털회로실험및설계 예비 보고서 #3
( JK Flip-Flop 실험, D, T Flip-Flop 실험 )
과 목
담당교수
제 출 일
학 번
이 름
1. 실험목표
① D 플립플롭의 회로 구성과 동작을 실험한다.
② JK 플립플롭의 회로 구성과 동작을 실험한다.
③ T 플립플롭의 회로
|
|
 |
flip-flop)의 종류와 그 동작 원리를 설명하시오.
□ 레지스터와 시 <제목 차례>
? 이 자료를 구성하면서 읽어본 참고 문헌 11
? 지원자는 왜 전자공학 학술이론을 연구 개발하려하나? 1500단어 18
기술 발전과 혁신: 19
문제 해결과 최
|
|
메뉴펼치기
