|
구성하였다. 2개의 NAND Gate 나 NOR Gate IC 칩을 사용하여도 충분히 결선도를 구현할 수 있지만 좀 더 쉽게 결선도를 구성하기 위해 AND 와 OR Gate를 사용하였다.
실험 2에서는 실험 1 보다는 약간 더 복잡한 회로를 구성 하는 실험이었다. 하지만 실
|
|
|
이것은 사용한 저항값의 오차 (±5%)와 파형을 읽을 때의 눈금오차로 판단된다.
참고1 ) OP AMP 내부 세부 회로도 (예시) 1. OP AMP의 기본 특성
2. 비반전 증폭기 회로구성 및 동작 원리 실험
3. 반전 증폭기 회로구성 및 동작 원리 실험
|
|
|
Package란 ?
2 . Halon Package 사용하는 이유?
3 . Halon Package 장점
4 . 구성요소
5 . 설치장소 및 설치도
6 . Halon Package 전선내역&결선도&계통도
7 . Halon Package 조작&시스템?
8 . 솔레노이드 분리&격발
9 . Package에 사용하는 약제
10 . Halon 약제의 미래
|
|
|
이용한 회로를 구성하는데 필수적인 기본 지식을 다지는 계기가 되었다.
4. 예비레포트의 가상 결선도
그림 1
그림 2
그림 3 ⒜
그림 3 ⒝
그림 4
그림 4⒝
그림 4⒞ 1. 실험 의의
2. 실험 수행 과정
3. 결과물
4. 예비레포트의 가상 결선도
|
|
|
NAND 3-inputNOR
실험2.
A
B
X
Y
Z
0
0
0
0
0
0
1
1
1
1
1
0
1
1
0
1
1
1
1
0
trust table
6.회로 결선도
->칩을 바꾸면서 실험1을 한다. -실험2
데이터 시트
74HC00
74HC02
74HC04
74HC08
74HC32 없음
|
|
메뉴펼치기
