|
대로 주파수는
감소한다.
RS1 : 10㏀
RS2 : 10㏀
주기 : 240us
주파수 : 4.167kHz
RS1 : 10㏀
RS2 : 20㏀
주기 : 280us
주파수 : 3.571kHz
C1 : 20n
주기 : 260us
주파수 : 3.846kHz
C1의 값을
줄일수록 주기가
감소함을
알 수 있다.
반대로 주파수는
증가한다.
C1 : 5n
주기 : 9
|
|
|
대해 자료 값을 조사하고 그 정의를 적어라.
74LS73 JK 플립플롭 회로도 및 시간값들
74S74 D 플립플롭 회로도 및 시간값들
Tsu
Set up 시간. Sampling이 일어나기 전까지 입력이 올바로 인식되는 데 필요한 최소한의 시간
Th
Hold 시간. Sampling이 일어난
|
|
|
대신 버튼 스위치를 연결하여 버튼을 누를 때마다 카운트가 증가하도록 설계하시오. 또한, Q1, Q2, Q3출력 신호에 LED를 연결하여 카운터의 상태에 따라 LED에 불이 들어오도록 회로도를 그리시오.
8진 비동기 카운터 회로도
(3) 16진 비동기 카운터
|
|
|
Vdd/2 일때 VCO의 이득 (주파수 변화 / Vc의 변화)은 얼마인가?
위상 고정 루프에서 Vco 부분 회로도
simulation 출력파형 (Vdd = 2.5V, run to time = 78us)
Vco의 이득은 (주파수 변화 / Vc의 변화)이다.
Vdd가 5V 일때의 주기는 대략 46us이고, 주파수는 21739.13Hz이
|
|
|
측정, 기록하고 그 결과를 3.3(b)의 SPICE결과와 함께 그래프로 그려서 제출하라.
주파수
입력전압
출력전압
DB
주파수
입력전압
출력전압
DB
10 ㎐
10 mV
20 mV
6
100 ㎑
8 mV
450 mV
35.0
100 ㎐
10 mV
50 mV
13.9
300 ㎑
7 mV
210 mV
29.5
1 ㎑
12 mV
200 mV
24.4
1 ㎒
5.5 mV
90 m
|
|
|
프로그램입니다.
|
|
|
|
Sequence Detector 설계
<Verilog Code>
`timescale 1ns / 1ps // 1ns 기준으로 testbench 수행, 1ps는 rounding 한다.
module seq_det(seq_in,clk,rst_in,flag); // Module 설정( input, output )
input clk, rst_in; // 1bit 설정
input [3:0] seq_in; // 4bit 설정
output flag;
reg f
|
|
|
친환경농업의 발달
전자전기공학부
5.1 환경농업의 기본개념
■ 환경농업의 필요성
1)농업의 가장 중요한 역할
-.인간의 생존에 필수적이고 기본적인 먹거리를 생산 공급
-.환경보존적 역할 대기
-.수
|
|
|
실험 예비 보고서
6-7. 지구 자기장
학과:전자전기컴퓨터공학부 학년:1 학번: 이름: 실험조:
제출일:11월11일 담당교수: 담당조교:
1. 이 실험의 목적은 무엇인가?
Biot-Savart 법칙을 이해하고, 탄젠트 검류계 1. 이 실험의 목적은 무엇인가?
2.
|
|
|
예비 보고서
가산기 및 혼합기
날 짜
11/12
학 과
전자전기공학부
학 번
A515146
이 름
유재욱
실 험 조
1조
실험조원
이효문
1.제목
가산기 및 혼합기
2.목적
연산증폭기를 사 (1)예비보고서
1.제목
2.목적
3.관련이론
4.실험 준비 결과값 예
|
|
메뉴펼치기
