|
조의 회로를 보고 재구성했다는 점이 상당히 아쉬운 실험이었다. 그리고 실험 13.1과 실험 13.4를 하지 못하였다는 점도 큰 아쉬움으로 남는 실험이었다.
3. 실험 13의 고찰 문제
1) 실험 4에서 CLK 입력이 어떤 상태일 때 A=B=C=D=0의 clear가 되는가?
|
|
|
험1. 디지털 논리소자에서 사용한 재료들처럼 처음 사용해보는 재료이기 때문에 사용법에 대한 조금의 지식조차 없어 처음에는 많은 어려움을 겪었다. 하지만 처음 시작할 때 조교님의 설명과 주변 다른 조들에게 물어 회로를 구성하는 방법
|
|
|
험은 이번 실험에서 하지 않기 때문에, 보고서에서 제외시켰습니다.
4. 시뮬레이션실험 1)실험 2) PSpice나 Quartus II를 이용해 시뮬레이션을 위한 회로 구성에 힘든 점이 있어 진리표로 시뮬레이션 값 대체함. - 진리표문자
Input
D C B A
OutPut
a b c d e
|
|
|
플롭(flip-flop)회로라 부르기도 한다.4) 일 때, 값을 계산하여라. -
- 이번 실험은 설계도 같이 해야 하기 때문에 <실험 7~11>만 실험하였다. <실험 7~11>에서는 회로를 구성하는 데 있어 다소 복잡한 회로 구성이었다. 주요 내용은 555소자 3
|
|
|
측정된 값을 보면 그렇지 못하다는 것을 알 수 있는데, 이는 실험할 때 정확도를 높이기 위해 모든 빛을 차단하고, 정확한 거리에 대해 조도값을 측정하면 조금 더 정확성이 높은 실험이 될 수 있을 것이다. 1. 실험 결과
2. 비고 및 고찰
|
|
|
대되는 값이 나왔음을 알 수 있다.
PRESET = CLEAR = 1일 때에는 PRESET과 CLEAR값에 의해 출력이 계속해서 0으로 나온다는 것을 확인할 수 있다. 이번 시뮬레이션은 enable에 따른 값의 변화에 대한 실험이기 때문에 PRESET과 CLEAR 값이 없을 때 enable이 이
|
|
|
대로 유지한다.3) 실험 5에서 PRESET과 CLEAR는 각각 어떤 역할을 하는가? - 원래 PRESET은 출력을 1로 CLEAR는 출력을 0으로 만들어주지만 우리는 반전회로이므로 반대로 입력해주어야 하는 것이다. 그러므로 PRESET이 1이 입력된 구간에서는 입력이 주
|
|
|
험은 트랜지스터와 다이오드를 이용해 디지털 논리소자의 기본 회로를 구성하여 값을 측정하는 실험이었다. 모든 실험의 값들이 시뮬레이션이나 흔히 알려진 진리표대로 값이 비슷하게 나와 전체적으로 만족스러운 실험이었다. 모든 결과값
|
|
|
험 1의 회로를 수정하여 파형을 출력하는 실험인데, 시뮬레이션을 구동한 후 위의 회로가 3상 클럭(3-Phase Clock)을 구현하는 회로라는 것을 알 수 있었다. 결과를 보면 알 수 있듯이, 클럭에서 High값이 입력되면 와 에서 번갈아가면서 High값을 출
|
|
|
실험이었다. 특히 이번 실험에서는 회로가 복잡하여 진리표대로 값이 나오질 않아 고생을 많이 한 실험이었다. 물론 속도 면에서는 실험 1,2장보다는 빠르게 진행할 수 있었지만, 한 번 회로가 잘못 구성되어지면 수정하는 데 골머리를 앓아야
|
|
메뉴펼치기
