|
te 와 Nextstate 의 경우 초기값만 0으로 설정하면 계속 오류가 발생하였습니다. 그 이유로 인해 entity 이름이 control4 로 되었습니다. 수정에 수정을 하다 보니...., 아마도 그 이유는 3을 넘어서는 신호에 대한 정의가 올바르지 않아서였던 것 같습
|
|
|
3장 연습문제풀이 3장 연습문제 풀이
|
|
|
|
PPT자료
ORCAD 회로도
PCB아트워크
거버파일 1.PPT자료
2.ORCAD 회로도
3.PCB아트워크
4.거버파일
|
|
|
1
0
1
1
0
0
1
0
Q+ Z
타이밍도에서 파란색 부분은 Q와 Z가 변할 수 있는 간격을 나타냄.
(b) 클럭의 하강 에지와 같은 시간에 입력이 변한다고 할 때 플립플롭이 회로의 동작을 적 절하게 수행할 수 있는 셋업 타임과 홀드 타임의 최대값을 구하시오.
|
|
|
|
Quartus2, altera, HBE-combo2이용한 piezo구현(핀설정완벽)
|
|
|
Problems
2.1 Use algebraic manipulation to prove that x + yz = (x + y) • (x + z)
(x + y) • (x + z) = xx + xz + xy + yz
= x + xz + xy + yz
= x • (1 + z + y) +yz
= x • 1 +yz
= x + yz
2.2 Use algebraic manipulation to prove that (x + y) • (x + y’) = x 없음
|
|
|
회로를 구성하는 게이트 내부의 delay라는 것을 알 수 있다.
참고서적
- 이대영 저, 하드웨어 설계를 위한 VHDL 기초와 응용, 홍릉과학, 초판, 1995, pp.36-48, 64-66, 100
- 박세현 저, 디지털 시스템 설계를 위한 VHDL 기본과 활용, 그린, 초판, 1998 pp.31-39&nb
|
|
|
회로로
F = B+(C(A+D')) = (B+(C'+(A+D')')')''
변환하시오.
2.7 2비트 데이터에 1비트를 MSB에 추가하여 홀수 패리티(odd parity)를 발생시키는 회로를 설계하려고 한다.
A(D1)
B(D0)
P
0
0
1
0
1
0
1
0
0
1
1
1
(가) 진리표를 작성하시오.
(나) AND, OR, NOT 게이트를 이용하
|
|
|
디지털 회로 설계 황선영 교수님 강의 자료
McGraw-Hill, Fundamentals of Digital logice with VHDL design, Brown&Vranesic, 2/e
아진, 실습으로 배우는 VHDL, 이강/장경선, 증보판
http://asicfpga.com/site_upgrade/asicfpga/pds/dsp_pds_files/mul.ppt 1. 제목 : 고속 동작 곱셈기 설
|
|
|
구상 회의
11월 29일 : 디지털회로 설계 및 부품 선정
12월 2일 : 회로 배선 및 제작, 작동 확인
12월 3일 : 최종 점검 및 보완
12월 7일 : 텀 프로젝트 발표 목차
1. 주제선정동기
2. 주제소개
3. 진리표
4. 하드웨어
5. 진행계획
6. Q&A
|
|
메뉴펼치기
