|
4Bit 덧셈기 2개,AND 게이트 2개,OR 게이트 1개로 구현가능.
Decimal
symbol
BCD
digit
0
0000
1
0001
2
0010
3
0011
4
0100
5
0101
6
0110
7
0111
8
1000
9
1001
5. 실험 계획
[BCD 덧셈기_뺄셈기]
=> 스위치를 눌렀을 때는 2번째 입력이 보수가 취해지고 스위치를 누르지 않
|
- 페이지 3페이지
- 가격 2,000원
- 등록일 2015.02.26
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
Quartus2, altera, HBE-combo2이용한 piezo구현(핀설정완벽)
|
- 페이지 2페이지
- 가격 5,000원
- 등록일 2008.12.29
- 파일종류 압축파일
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|
|
회로
QuartusⅡ시뮬레이션 - 아래 회로
Altera De2 board 동작사진 - 위 회로
Altera De2 board 동작사진 - 아래 회로
B.Discussion
분배법칙에 의해 대수적, 논리적으로 두 회로는 이론 면에서 같음을 알고 있었기에 결과는 예상 할 수 있었다. 먼저 Pspice와 쿼
|
- 페이지 22페이지
- 가격 1,200원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로이다. 기억소자라는 것을 활용해서 더 복잡한 회로를 꾸밀 수 있도록 연습과 노력이 필요해 보인다. 1. Title
2. Name
3. Abstract
4. Background
(1). 순차논리회로 (Sequential Logical Circuit)
(2). SR Latch 회로
(3). D Flip-Flop
(4). JK Flip-Flop
|
- 페이지 18페이지
- 가격 2,000원
- 등록일 2008.11.27
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
논리식의 간소화
실험2. DeMorgan's Theorem
실험3. CMOS 와 TTL NAND/NOR 게이트 정의와 동작
실험4. Exclusive-OR와 응용
실험5. Integrated-Circuit Timers
실험6. Bistable or flip-flop
실험7. Altera MAX_PLUS program 및 FPGA 사용설명 NAND/NOR 게이트를 이용한 실습
실험8.
|
- 페이지 132페이지
- 가격 3,000원
- 등록일 2010.04.09
- 파일종류 한글(hwp)
- 참고문헌 있음
- 최근 2주 판매 이력 없음
|