|
설계하는 것. 이렇게 두가지 방법이 있었는데, 우리 조는 FPGA 킷을 이용하지 않는 쪽을 선택하였다. 한 학기 동안 논리회로 설계실험 과목을 수강하면서 생소했던 vhdl coding을 배우고, 매주 이론과 실습을 반복하면서, vhdl이라는 언어에 친숙해
|
|
|
설계하는 실험이었다. 지난 번 실험 때는 vhdl이라는 것이 너무나도 생소하였고, model sim이나 xilinx 프로그램을 태어나서 처음 접하였기에 많이 헤맸었다. 하지만 실험 내용을 집에서 연습해 보면서 어떤 방식으로 논리회로가 동작하는지 원리
|
|
|
설계보다 코딩으로 기술 가능한 점, Simulation을 통해 오류를 찾기 쉬운점, 정확한 논리식이 불필요하고 알고리즘에 의해 구현가능한 점, 쉽게 수정 가능한 점을 이번 Term Project를 통해 느끼게 되었습니다. 1.개요
-VHDL언어란
2. Term Project주
|
|
|
f door_lock_mod_tb is
component door_lock
port ( clk : in std_logic;
rst : in std_logic;
ps_start : in std_logic;
ps_end : in std_logic;
ps_mod : in std_logic;
ps_num : in std_logic_vector (3 downto 0);
door_open : out std_logic;
alarm : out std_logic );
end component;
signal clk : std_logic;
signa
|
|
|
f door_lock_mod_tb is
component door_lock
port ( clk : in std_logic;
rst : in std_logic;
ps_start : in std_logic;
ps_end : in std_logic;
ps_mod : in std_logic;
ps_num : in std_logic_vector (3 downto 0);
door_open : out std_logic;
alarm : out std_logic );
end component;
signal clk : std_logic;
signa
|
|
 |
설계하였다. <1>
전하펌프를 설계하는데 있어서는 위에 회로에서 구현하였던 회로를 구현하기에는 광범위한 회로가 요구됨으로 인하여 UP신호가 들어가는 곳에 PMOS로 들어가는 하나의 입력신호를 인가하였고 NMOS 쪽에는 DOWN신호를 인가하
|
|
|
door_lock.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity door_lock is
port(
clk : in std_logic;
sw1,sw2 : in std_logic;
key1 : in std_logic;
clear : in std_logic;
|
|
|
yield tiny hairpin-line resonator filter", MW&RF November 1999
[5] 곽우영,박진우, “ Hairpin Line 여파기의 간단화된 등가회로”, 한국통신학회논문지 99-9 Vol.24 N0.9A Ⅰ. 서 론
Ⅱ. 설계 이론
Ⅲ. 설계 및 시뮬레이션
Ⅳ. 제작 및 측정
Ⅴ. 결 론
|
|
|
회로를 pspice 툴을 이용하여 시뮬레이션 했고 그 값이 실제 소자를 이용하여 시스템을 설계했을 때와 비교하여 문제점과 개선점을 찾았다. 로봇이 물건을 원하는 위치에 옮기는 동작에서 로봇의 그립이 먼 거리에 있을 때와 가까이 있을 때 분
|
|
|
회로도 및 도면 11
4.1 조작부 11
4.1.1 전체 11
4.1.2 ATmega128 12
4.1.3 JTAG Port 13
4.1.4 Power(+3.3v) 13
4.1.5 RF(Zigbee) 14
4.1.6 TFT-LCD 14
4.2 동작부 15
4.2.1 전체 15
4.2.2 ATmega128 16
4.2.3 RF(Zigbee) 17
4.2.4 Servo
|
|
|
회로 설계와 RTL 설계에 대한 깊이 있는 이해를 갖추기 위해 열정을 가지고 학습해왔습니다. VHDL과 Verilog 같은 하드웨어 기술 언어를 활용하여 다양한 대형 프로젝트에서 RTL 설계를 진행하며 논리 회로의 최적화와 검증 과정에 집중하였습니다
|
|
 |
설계는 전자 기기의 성능을 좌우하는 핵심 요소로, 이 분야에서의 제 기여가 중요하다고 생각합니다. 대학에서 전자공학을 전공하며 프로세서와 회로 설계에 대한 지식을 쌓았습니다. 학업을 통해 디지털 논리 설계, VHDL 및 Verilog 언어를 이용
|
|
|
VHDL을 사용하여 디지털 회로를 설계하고 시뮬레이션하는 경험을 통해 논리적 사고를 기르고 문제 해결 능력을 길렀습니다. 특히, 팀 프로젝트에서의 협업 경험은 이 분야에서 전문성을 쌓는 데 큰 도움이 되었습니다. 팀과의 소통을 통해 다
|
|
 |
논리대결'에 참여하여 2연승을 차지하기도 하였습니다. 이런 저의 열정과 에너지를 대우조선해양에서 발산하고 앞서 말씀드린 저의 비전을 함께 성취하고 싶습니다.
ㅇ사회생활과 연수경험 - 건설에 에세이 쓸때 참고 (한화건설)
아르바이트
|
|
 |
회로설계 자소서 2
1.지원동기
2.입사 후 포부
3.직무 관련 경험
4.성격 장단점
1.지원동기
[혁신과 성장의 길을 함께 걷기 위해] 반도체 산업의 핵심인 삼성전자 DS 부문의 첨단 회로설계 분야에 지원하게 되었습니다. 논리회로와
|
|
 가격 : 1,000원
|
메뉴펼치기
