|
<=\"1101\"; wait;
end process;
end;
7. 시뮬레이션 결과
① 입력모드 확인
② 수정모드 확인
③ 알람 확인 1
④ 알람 확인 2 1. 도어락의 개요
2. 입력, 출력 및 상태
3. 동작원리
4. 다이어그램
5 소스 코드
6. Test Banch 코드
7. 시뮬레이션 결과
|
|
|
Door Lock 많이 사용되고 있습니다. 개요, 주요기능, 이용방법
제작동기
Block diagram
회로 및 VHDL Code 설명
전체회로
Frequency divider
Key_in
Key_Latch
More
MIC
Reg_sig
LCD
LCD_HAN
LCD_STATE_AB
Dot_DRIV
Key 할당 설명
Pin 할당 정
|
|
|
of door_lock_mod_tb is
component door_lock
port ( clk : in std_logic;
rst : in std_logic;
ps_start : in std_logic;
ps_end : in std_logic;
ps_mod : in std_logic;
ps_num : in std_logic_vector (3 downto 0);
door_open : out std_logic;
alarm : out std_logic );
end component;
signal clk : std_logic;
sign
|
|
|
|
lock)
begin
if reset = '1' then
cnt <= X"0000";
elsif clock'event and clock = '1' then
if cnt = X"270f" then
cnt <= X"0000";
else
cnt <= cnt + 1;
end if;
end if;
end process; 1. 프로젝트 개요
2. 디지털 도어락 기능 설명
3. 구현 사진
4. 구현
|
|
|
|
부품 명
기능
74 LS 190 (3개)
UP/DOWN 10진 카운터 ,입력을 카운트하는 주요 기능 요소
74 LS 47 (3개)
BCD-7SEG-DCD, 들어온 입력을 BCD-7SEG에 맞게 변환
7-SEGMENT-DISPLAY (3개)
카운트된 수 표시용 디스플레이
74 LS 76 (3개)
JK플립플롭, 링-카운터 제작 시
|
|
 |
door_lock.vhd
library ieee;
use ieee.std_logic_1164.all;
use ieee.std_logic_arith.all;
use ieee.std_logic_unsigned.all;
entity door_lock is
port(
clk : in std_logic;
sw1,sw2 : in std_logic;
key1 : in std_logic;
clear : in std_logic;
|
|
|
Lock Type SFCL According th the Winding Direction\", Journal of the Korean of Illuminating and Electical Installation Engineer Vol. 22, No.1, pp. 113∼117 January 2008 國文抄錄 ⅱ
제 1 장 서 론 1
1.1 설계 배경 1
제 2 장 본 론 2
2.1 구조 및 동작원리 2
2.2 등가
|
|
메뉴펼치기
