|
길이가 30cm 미만인 일반 전선을 사용
제한사항 : 트랜지스터, 저항, 캐패시터는 주어진 부품 사용
(2) 회로도
< AM 수신기 시뮬레이션 회로도 > 1. 실험 목적
2. 기초 이론
3. 예비 과제
4. 실험 절차 - PSpice 시뮬레이션
5. 설계
|
|
|
회로가 주어진 설계 목적을 만족하는지 살펴본다.
(5) 제어 입력에 따른 출력 회전 속도를 10회 이상 측정하고 오차를 계산한다.
[주의 : DC 모터 제어부와 측정부에 별도의 전원을 공급하는 것이 안정적인 동작을 보장함] 1. 실험 목적
2.
|
|
|
회로 구성에는 몇 번을 확인해 봐도 이상이 없었지만, 이러한 오차가 발생한 이유는 아무래도 브레드 보드의 문제거나, CA3046 소자에 이상이 있어 이러한 값이 나타난 것 같다. 이번 실험에서는 저번 실험과 다르게 예비보고서에서 실행한 시
|
|
|
실험은 정확한 출력값을 측정하는것에 대해 많은 어려움을 겪은 실험이였다. 사실 회로를 구성하는 데는 큰 어려움이 없었고 매우 간단한 회로였으나 그 회로에 따라서 나오는 값들을 정확히 판단하고 정확히 표현하는 과정이 쉽지않았다.
|
|
|
<RC 직병렬 회로 결과 리포트>
사용한 캐패시터값
Capacitor Number
Rated Value
3
0.1
4
0.1
5
0.47
실험결과값
①직렬
직렬 연결한 총 캐패시턴스
, , 를 직렬로 연결
rms
R에서의 전압
4.920
3.145
==0.045
, 를 직렬로 연결
rms
R에서의 전압
4.903
3.125
=0.082
|
|
|
실험결과와 그 데이터의 분석 방법을 개략적으로 보이면 <그림 8.3>과 같다.
회로 구성
< Plot vs >
- 처음 값이 +5V일 때, 값은 3.5679kΩ이다.
- 처음 측정한 값이 약 2배가 될 때의 전압 값은 3.75V이다.
- 문턱전압 2V부터 감소하는 파형으로
|
|
|
실험이었다. 저항을 부하로 사용하는 공통 소스 증폭기도 있지만, 우리는 전류 소스를 부하로 사용한 증폭기에 대한 실험만 임하였다.
- 실험 순서 1)은 공통 소스 증폭기 회로를 구성하는 것이었다. 회로를 구성한 후 값을 측정하였는데, 이
|
|
|
볼수 있다.
3번 회로-1
3번 주파수 응답-1
즉, 저항과 커패시터를 바꾼 회로에서 100Hz 이던 pole이 6.2Mhz 로 옮겨 간것을 확인 할 수 있다
이런 형식의 pole이 1e6, 1e7, 1e8 rad/sec 인 회로를 3개 연결하고 하나하나의 증폭도 값을
100k=100 * 100 *10 으로 나눠
|
|
|
8.htm) 함수발생기 설명,사용법 (http://blog.naver.com/
egg3063?Redirect=Log&logNo=60010956184) 파워서플라이 출력전압 비교그림 ( 2학년 기초회로실험책 15Page ) ,
그림-1과 그림-2과 사용법 (http://cie.chungju.ac.kr/ymchae/dcp.html)
오실로스코프 사용법 ( http://blog.na
|
|
|
실험을 한건지.. 아무래도 회로 구성에 있어서 저희가 몬가 실수를 한것 같습니다.
완벽히 실험을 마치고서 마지막 레포트를 썼어야 하는데... 많이 아쉽습니다.
이번 계기를 통하여 앞으로는 회로를 구성하고 조립할 때 거기에 따른 기초지식
|
|
메뉴펼치기
