|
Chapter 1. 관련 이론(Theoretical Background
① RLC 회로
RLC 회로는 전기 회로중 저항, 코일, 축전기로 이루어진 회로이다. 이 회로는 교류가 흐르면서 시간에 따라 전류의 세기와 방향이 변해도 각 순간마다 회로의 모든 점에서 흐르는 전류가 동일
|
|
|
Chapter 9. 연산 증폭기 및 선형 연산 증폭기 회로
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 각 회로의 Schematic들과 입력-출력전압들의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. 단, 두
|
|
|
Chapter 1. 관련 이론(Theoretical Background
① Thevenin's theorem
회로이론에서는 테브난 등가회로는 두 개의 단자를 포함한 전압원, 전류원, 저항의 어떤 조합도 하나의 전압원과 하나의 직렬저항으로 변환시켜 전기적 등가를 설명했다. 교류시스템
|
|
|
Chapter 1. 관련 이론(Theoretical Background)
◎ 연산 증폭기 (Operational Amplifier)
그림1.a - 이중 연산 증폭기 그림1.b - 연산 증폭기
연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이
|
|
|
회로망을 능동필터는 실제 구현하기 어려운 소자 L을 연산증폭기로 대신하여서 R,C와 OP AMP로 이루어진 회로망을 이야기 합니다.
필터는 말 그대로 걸러낸다 라는 뜻이지요. 전기전자에서는 바로 주파수를 걸러 냅니다.
LOW PASS FILTER 저역통과필
|
|
|
P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 )
JFET 공통 게이트 증폭기 P-spice 시뮬레이션 수행 결과
회로도 )
시뮬레이션 결과 ) 1. 목적
2. 이론
3. JFET 공통 드레인 증폭기 P-spice 시뮬레이션 수행 결과
4. 시뮬레이션 결과
|
|
|
T만을 사용하여 디지털 논리기능과 메모리 기능을 실현할 수도 있습니다. 이런 이유로 현재 대부분의 초대규모집적회로(VLSI)는 MOSFET으로 만들어집니다. 또한 MOSFET은 아날로그 집적회로설계에도 많이 이용되고 있습니다.
JFET와 MOSFET의 차이점
|
|
|
실험 9. BJT의 단자 특성과 바이어싱
과목 : 기초전기회로실험
실험목적
1.활성 모드에서 동작하는 바이폴라 접합 트랜지스터(BJT)의 단자 특성을 실험을 통해 이해한다.
2.BJT를 활성 모드에서 안정하게 동작시키기 위한 바이어싱
|
|
|
해야 한다. 또한 결과의 숫자만을 보고하지 말고, 그들 결과에 대하여 충분히 생각하고 그에 대한 고찰을 쓰며, 기타 실험중에 일어난 모든 이상한 현상을 적어야 한다.
측정 결과는 될 수 있는 한 기록지에 표시해야 하며 표제, 기타 사항을
|
|
|
스 3개를 병렬로 연결하여 합성 커패시턴스를 구하는 것이었다. 커패스턴스 3개는 100μF를 사용하였고 저항은 10Ω을 사용하였다. 교류전압의 크기는 2V로 하였고 주파수는 500Hz로 설정하였다. 커패시턴스는 인덕터와 반대로 커패시턴스의 직렬
|
|
메뉴펼치기
