|
디지털공학개론 다음의 논리식을 최소항으로 표현하고, 진리표를 작성하고, 간소화해보자.
1) 최소항
2) 진리표
ABC
F
000
001
010
011
100
101
110
111
1
d
1
d
1
0
1
1
BC
A
00
01
11
10
0
1
d
d
1
1
1
1
1
3) 간소화 1) 최소항
2) 진리표
3) 간소화
|
|
|
.
표 5-6 참조 (), 그림 5-16참조.
5-25. 순차 카운터()를 0으로 클리어하는 게이트 구조에 대한 부울 논리식을 구하여라. 게이트의 개수를 최소화하여 논리도를 그리고, 이것의 출력이 의 INR와 CLR 입력에 어떻게 연결되는지 보여라. 없음
|
|
|
논리식으로 정리하여라.
A B C
X
Y
0 0 0
0
0
0 0 1
0
1
0 1 0
0
1
0 1 1
0
1
1 0 0
0
1
1 0 1
0
1
1 1 0
0
1
1 1 1
1
1
AND-AND GATE OR-OR GATE
(2) 실험 2의 AND-OR 게이트와 OR-AND 게이트 회로의 실험결과 진리표와 일치하는지 확인하고, 논리식으로 정리하여라.
A B C
X
0 0 0
0
0 0
|
|
|
통과하는 게이트의 수도 적어야 한다. 간소화된 논리식은 회로의 게이트 수와 게이트 입력의 수가 최소화가 되고, 논리 레빌의 수가 감소하는 것이다.
카르노맵은 논리회로를 설계하기 위해 고안된 방법이고, 간단히 모든 경우의 수를 표로
|
|
메뉴펼치기
