|
회로는 다음과 같으며 앞에서 구한 common filter와 differential mode를 이용하여 구한 수동소자의 값을 전체회로에 적용시켜서 설계하였다. 여기서 인덕터에 흐르는 전류를 coupling 계수를 0으로 해주어 상쇄시켰다. 앞서 전달함수를 통해 구한 소자
|
|
|
Q when ON
Q
실험순서 5:D 래치 회로에 관한 관찰 내용
회로도
상 태
결 과
Enable=H
→ LED blink
(D입력이 HIGH일 때, Latch가 set되고
D입력이 LOW일 때, Latch가 reset된다.)
Enable=L
Green LED ON상태
Yellow LED 에 연결된 Q을 short
→ LED OFF
Q을 다시 Yellow LED 에 연결
|
|
|
디지털공학 상태그래프 상태표
BCD to binary 한글파일 설명 설계회로
계산기.cct
3.12MB
1개의 Hex Keybord로 입력값을 쉬프트레지스트에 따로따로 저장하는 방법.hwp……………2p
BCD to Binary설명.docx……………………………………………
|
|
|
시퀀스를 뛰어넘어서 구현되었다. 회로를 다시 확인해보고 소자도 바꾸어 보고 핀번호도 하나하나 확인해 보았지만 정상작동 되지 않앗다. 그래서 조교님의 입회하에 회로가 완성되었고, 정확한 실험과 정확한 결과를 볼 수 있었다. 마지막
|
|
|
연결 해야 하는데 연결을 하면서도 합선 이라던가, 잘못된 핀번호에 꽂기 등 몇가지의 이유로 실험의 결과값이 제대로 나오지 않아 다시 실험을 하게 되어 시간이 지체 되었다.
2진/Excess-3코드 변환 회로를 구성하는 과정에서는 C0를 접지에 연
|
|
|
지 카운터가 되는 칩이다. 0부터 12까지, 13카운트를 하기 위해서 and게이트와 nand게이트를 이용하여 회로를 만들었다. 전압원과 접지를 달아서 클럭을 주게 되면 카운터가 되는 것을 검증하였다.
1번과 2번 실험에서의 회로는 JK플립플롭과 T플
|
|
|
계산하라.
듀티 사이클 = x100[%]=x100[%]=x100[%]
=0.501385041551246...x100[%]≒50.14[%]
주파수 ===0.398891966759002...[㎑]≒398.8920[㎐] 실험 주제
실험에 사용된 부품
실험 회로도
데이터 및 관찰내용
시퀀스 피드백
비고 및 고찰
평가 및 복습 문제
|
|
|
회로도이다. (A3A2A1A0+B3B2B1B0→C4S3S2S1S0)
4비트 가산기
자리올림수 예측 가산기
덧셈은 정보처리의 기본중에 기본이기 때문에 고속 정보처리를 위해서 우선 가산기 동작의 고속화가 요구된다. 논리회로의 동작속도는 입력에서 출력까지 사이에
|
|
|
d)
(0=0V, 1=5.05V)
A
B
C
D
ABCD = F
ABCD = F
0
0
0
0
0
1
0
0
0
1
1
0
0
0
1
0
1
0
0
0
1
1
0
1
0
1
0
0
1
0
0
1
0
1
0
1
0
1
1
0
0
1
0
1
1
1
1
0
1
0
0
0
1
0
1
0
0
1
0
1
1
0
1
0
0
1
1
0
1
1
1
0
1
1
0
0
0
1
1
1
0
1
1
0
1
1
1
0
1
0
1
1
1
1
0
1
4. 고찰
even과 odd parity 회로의 실험에서 모든 경우의 수를 실험
|
|
|
각 실험에 관련된 회로도와 실험 결과표와 사진
Flip - Flop 에서는 RC, D, jk Flip-Flop 에 관한 실험 회로도와 사진, 결과표
오실로스코프에 나타난 파형과 파형의 이해
가산기에서는 반가산기, 전가산기, 2-bit 병렬 가산기 에 관한 실험 회로도와
|
|
메뉴펼치기
