|
부울대수의 AND⇔OR변환하기 위한 볍칙(드모건의 정리)에서 이론적으로 도출(導出)되어 있는 것이다. (그림 8)에 드모건(de morgan)의 정리의식과 이 AND⇔OR변환을 사용한 논리회로의 변환과의 대응을 나타낸다. 1. NOT회로(回路)
2. AND회로(回
|
|
|
부울 항이다. 예를 들어 4개의 입력 A, B, C, D가 있다면 는 민텀이지만 는 민텀이 아니다.) 이 민텀에 대한 논리가 MUX의 데이터 입력으로 연결되고 또한 데이터의 선택이 입력변수에 의해 제어된다면 이는 해당 진리표가 회로로 직접 구현된 것
|
|
|
논리식을 표현할 수 있도록 설명한다.
*논리함수를 간소화하는데는 일정한 규칙이 존재하지 않음을 상기시킨다.
*여러항을 결합하거나 소거하기 위한 방법의 이해를 돕는다.
*각 변수의 조합에 따른 결과를 표로 요약할 수 있다.
*공리와 기본
|
|
|
회로도의 논리도를 완성하시오.
6. 필요한 결과
표 11-1
Y
1
0
0
0
0
0
0
0
1
0
1
0
0
0
1
0
1
1
0
0
0
1
0
0
1
1
1
0
0
1
1
0
1
표 11-2
Y
0
0
0
1
1
0
1
1
0
0
0
1
1
0
1
1
표 11-3
입 력 X
선 택 선
출 력
A
B
0
0
0
1
0
0
0
0
1
1
0
1
0
1
0
1
1
0
0
1
1
1
1
1
표 11-4
선 택 선
출 력
A1
A2
Y0
Y1
Y2
Y
|
|
|
논리회로를 간략화하여 간단한 회로로 만들 수 있다는 것을 알 수 있었고 7-Segment의 원리와 숫자 표시기의 사용방법을 실험으로 확인 할 수 있었다. 전체적으로 회로구성이 복잡해짐에 따라 실험자의 실수로 회로구성이 잘못되 틀린 출력이
|
|
|
논리회로의 조합으로 구성되며 대표적인 기능을 갖는 것은 집적회로화되어 있다. PCM통신에서는 아날로그디지털 변환기를 코더라 한다.
4. 참고 자료
-VHDL을 활용한 디지털 회로 설계 (한울출판사)
-네이버 백과사전
|
|
|
논리회로(조합논리) : 입력/출력으로 구성. Test Vector 사용
복잡한 논리회로(순차논리) : 입력/상태/출력으로 구성. 논리 Simulation을 사용
순차논리회로 테스팅의 어려움
회로 내부 상태의 설정 및 관측(observability)이 어렵다. (외부 출력용 Test Point
|
|
|
컴퓨터의 조립
[1] 개인용 컴퓨터의 조립 과정
(1) 제 1단계 : 케이스의 분해 및 전원 장치 설치
(2) 제 2단계 : 마더 보드에 중앙 처리 장치의 설치
(3) 제 3단계 : 마더 보드의 RAM 슬롯에 RAM 카드를 삽입
(4) 제 4단계 : 마더 보드를 케이스에 장착
|
|
|
회로는 CMOS 논리를 사용한다. CMOS IC 가 손상되지 않도록 정전기가 일어나지 않게 주의해야 한다.
실험 7 보고서
실험 목표
*부울 대수의 여러 법칙들에 대한 실험적 증명.
*부울 법칙 10과 11을 증명하기 위한 회로 설계
*실험을 통해 3-입력 변수
|
|
|
논리게이트를 어떻게 구성하는지를 다시한번 확인 할 수 있었고, 아직도 어렵지만 그나마 직접해봄으로써 조금 더 회로구성하는것에 대해 친해질수 있는 기회였던 것 같다.
♠ 참고 자료 ♠
● Pspice로 구현한 부울 대수
▶ 밑의 시뮬레이션을
|
|
메뉴펼치기
