|
논리회로 설계실험 과목을 수강하면서 생소했던 vhdl coding을 배우고, 매주 이론과 실습을 반복하면서, vhdl이라는 언어에 친숙해 질 수 있었다.
한 학기 수업의 결과물이라고 할 수 있는 기말 팀 프로젝트에서 우리 조는 본 레포트와 같이 우리
|
|
|
들어온 전류의 양과 나간 전류의 양의 합은 같다. 즉 0 이다. 또는 도선망(회로)안에서 전류의 대수적 합은 0 이다.(단, 들어온 전류의 양을 양수로, 나아간 전류의 양을 음수로 가정한다. 또한 도선상의 전류의 손실은 없다고 가정한다.)
|
|
|
1. 목적
1) 논리 반전기의 회로기능과 중요한 특성들을 이해한다.
2) BJT를 이용한 논리 반전기 회로를 실험을 통해 이해한다.
2.예비지식
2.1 이상적인 디지털 논리 반전기
논리 반전기는 입력 신호의 논리 값을 반전시킨다. 따라
|
|
|
파란줄에서 현재상태가 S1(100원)일때 입력값 I1(100원)을 입력해주면 출력값이 C(커피 출력)와 E(거스름돈 50원)가 되고 다음상태 S0, S1이 0(남은돈 0)이 됨을 확인할 수 있다. 회로설계
여기표
논리식
회로도
단발펄스
7-세그먼트
|
|
|
1
0
0
0
1
0
1
논리 함수 : A B
K-map을 참고 해서 논리 회로 제작
반가산기 논리 회로
2. 전가산기
진리표 작성
X
Y
Z
C
S
0
0
0
0
0
0
0
1
0
1
0
1
0
0
1
0
1
1
1
0
1
0
0
0
1
1
0
1
1
0
1
1
0
1
0
1
1
1
1
1
k-map 작성
가) 합 (S)
X YZ
00
01
11
10
0
0
1
0
1
1
1
0
1
0
논리 함수 :X Z\' Y\' +
|
|
|
논리회로가 동작하는지 원리를 조금이나마 알게 되었고 그 결과, 이번 실험은 큰 문제 없이 빠른 시간에 해결할 수 있었다. 또한 교수님의 이해하기 쉽게 해주시는 설명과, 친절하신 조교님이 옆에서 틀린 부분도 지적해 주시고 모르는 부분
|
|
|
회로도가 지금까지 짜여진 VHDL 코딩에서 얻어낸 심볼로 \"lastalu\"를 설계한 회로도 이다.
결론
- 이번 연산은 산술뿐만 아니라 논리 연산까지 수행하는 4 bit ALU를 설계를 하였다. 스키메틱이 아닌 VHDL의
코딩으로 회로를 설계 하였는데, 처음 과
|
|
|
회로 및 시스템”, 문운당
[4] 대한전자공학회, “디지털 전자회로 및 시스템 실험”, 청문각
[5] 이행우, “디지털회로설계 실습”, 과학기술
[6] 박용수, “디지털 논리 설계”, 북두출판사
[7] 김정태 “디지털 이론 및 실험”, 차송 실험
|
|
|
회로망으로 변환한 뒤 실혀하여라. 또한, NOR-NOR 회로망이 NAND-NAND회로망과 같은 출력을 얻을 수 있음을 보이고, 사용된 게이트 수에서 두 회로망을 비교하여라.
2단 SOP 함수식 을 인수분해를 통하여 다단 회로망식으로 바꾸어라. 2단 회로망 회
|
|
|
논리회로 설계
▶ A1, B1, A0, B0의 input과 BR1, D1, D0, BR0의 output GATE와 NOT, AND, OR, XOR게이트를 이용하여 논리도를 만들고, Compile을 한다.
3) 결과 분석
▶ Simulation 한 결과
input
output
A1
A0
B1
B0
BR1
D1
D0
BR0
0
0
0
1
1
1
1
1
0
1
0
1
0
0
0
0
0
1
1
1
1
1
0
0
1
0
1
0
0
0
0
0
1
|
|
메뉴펼치기
