|
Chapter 1. 관련 이론(Theoretical Background)
◎ 연산 증폭기 (Operational Amplifier)
그림1.a - 이중 연산 증폭기 그림1.b - 연산 증폭기
연산 증폭기는 집적회로(IC) 칩이며 하나의 작은 패키지 형태로 되어 있는데 25개의 트랜지스터와 12개의 저항이
|
|
|
PSpise 모의실험 - Ch.6 신호분석기 동작 및 공통 이미터 증폭기의 주파수 응답
PSpice를 통해 주어진 회로를 구성하여 시간 영역(과도)해석을 수행하라. 또한, 회로의 Schematic 및 입력전압(), 출력전압()의 파형을 해당 표에 포함하여 시뮬레이션 결
|
|
|
3장 연습문제풀이 3장 연습문제 풀이
|
|
|
기초논리회로 시간에 배웠던 래치와 플립플롭의 동작을 직접 확인해 볼 수 있었다. 래치의 경우 클록 신호가 허용되어 있는 동안은 연속적으로 입력 변화가 출력에 전달되는데 반해, 플립플롭은 오로지 클록 신호에 따라서만 그 출력이 바뀌
|
|
|
n), 출력전압(vout)의 파형을 해당 표에 포함하여 시뮬레이션 결과의 적절성을 보여라. Vsig의 Peak to peak는 10mV, freq는 1kHz로 설정하고, 두 주기의 입출력 파형이 출력되도록 설정하시오. Run to time =
(단, 트랜지스터의 제조사에 따라 실제 증폭율과
|
|
|
논리 함수를 구하시오.
(나) NOT 게이트, 2입력 AND 게이트, 2입력 OR 게이트를 이용하여 최소의 비용으로
회로 구현하기 위한 논리도를 그리시오. 단, AND 게이트와 OR 게이트의 가격은
F = B'C'+A'B'D = B'(C'+A'D) = B+(C'+A'D)' = B+(C(A'D)') = B+(C(A+D'))
동일하고
|
|
|
논리회로와 컴퓨터논리회로
1. Boolean Algebra
1) 창시
1847 년 George Boole
2) 논리설계에 응용
1938년 Claude E. Shannon(BELL LAB.)
-> Binary Logic
2. 기본 논리 : AND, OR, NOT, (XOR or EOR)
- Boolean Algebra 의 기본 정리
* Duality Principle(이원성 원리, 쌍대성 원리)
어떤 명
|
|
|
NOT 게이트)
74LS08 : AND 게이트
74LS32 : OR 게이트
2)3색 단심 리드선
4. 예비보고서 문제
(1)에 대한 진리표를 작성하시오. (실험 1 참조)
부울 대수로 간략화하여 논리적의 논리화 형태의 논리회로를 그리시오.
*진리표
A
B
C
Y
0
0
0
0
0
0
1
0
0
1
0
1
0
1
1
1
|
|
|
논리 및 부울대수에 관한 연구, 인제대학교
정문영(1997), 다중 게이트 단일전자 트랜지스터 논리회로 설계 및 시뮬레이션, 포항공과대학교 Ⅰ. 게이트와 트랜지스터논리게이트
1. 부정회로(NOT)
2. NAND 회로
3. NOR회로
Ⅱ. 게이트와 NAND(부
|
|
|
NOT게이트
입력되는 것과 반대의 결과가 출력되어 입력 단자 A에 0이 입력되면 결과는 1이 출력되고, 1이 입력되면 0이 출력되며, 논리 부정의 논리식으로 표현한다.
NOT 게이트를 스위치 회로로 구성하면 그림 3-17과 같고, 트랜지스터는 한 개가
|
|
메뉴펼치기
