|
☞A\'(BD\'E\'+BC\'E+BCE)
☞Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
회로도 구현
Z = A(B\'+E\'+C\'D\'+CD) + A\'(BD\'E\'+BC\'E+BCE)
X = A\'BC(D+E)Z\'
Y = ABE(C+D)Z\' ◉8-N 설계 과제
◉진리표
◉진리표를 이용해서 구한 Z에 대한 K-map
◉회로도 구현
|
- 페이지 4페이지
- 가격 6,300원
- 등록일 2016.03.13
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계를 다시하였다.
카르노맵간소화
회로설계
프로그램 구현
스위치를 누를 때 단발 펄스 발생
Cedar logic simulator 를 이용하여 자판기 회로를 구현해 보았다. 과제 개요
자동 판매기란?
목표설정
상품과 거스름돈이 나오는경우
카르
|
- 페이지 10페이지
- 가격 13,860원
- 등록일 2012.09.25
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
설계하였다. 직접 기판과 킷을 이용하여 ATM 기기를 설계하진 않았으나, 시뮬레이션으로 ATM기의 동작 특성을 담고 있는 가상 모형을 설계하였다.
처음 주제를 정하고 프로젝트에 임했을 때, 수업 때 소스 코드의 일부분을 받아서 과제를 했을
|
- 페이지 19페이지
- 가격 4,000원
- 등록일 2010.01.18
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
정도를 나타내는 것으로 듀티 사이클(duty cycle)이 있으며 D=W/T× 100 %로 정의된다. RA와 RB의 값에 따라 듀티 사이클은 50∼100 %값을 갖게 된다. 출력 주파수와 듀티 사이클은 다음과 같다. 1. 설계 목표
2. 설계 내용
3. 연구과제
4. 참고이론
|
- 페이지 10페이지
- 가격 8,000원
- 등록일 2015.06.01
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|
|
회로로 구성하여 실험하였는데, 이는 더 확장하여 n 진 카운터의 설계를 할 수 있게끔 된다는 사실을 알 수 있다. n 진 카운터는 n 번째 수가 왔을때, 어디에 1이 오느냐에 따라서 NAND gate를 사용해서 CLR를 시켜주면 된다.
논리회로실험
결과보고
|
- 페이지 11페이지
- 가격 3,000원
- 등록일 2009.01.08
- 파일종류 한글(hwp)
- 참고문헌 없음
- 최근 2주 판매 이력 없음
|