|
회로에 의해 통제되는데, 게이트 회로는 다시 각 연산코드에 대해 특별한 알고리즘이나 순서를 사용하는 순차 논리 장치에 의해 통제된다. 연산장치 내에서 곱셈이나 나눗셈은 일련의 덧셈이나 뺄셈 그리고 자릿수를 이동하는 방법(shift) 등
|
|
|
순차적으로 바뀌므로 그 출력을 읽어 사용하는 다른 장치에 Glitch가 생길위험이 큼
- 비동기식 카운터에 비해 만들기 어려움
- Glitch의 염려가 없음
- 작은 전달지연으로
인해 빠른 클럭신호에
의해 구동할 수 있다는 장점 1) 실험 제목 : Shi
|
|
|
순차 기초회로
자기유지 회로
자기유지 회로 구현
자기유지 회로 해제
우선회로
정지 우선회로
기동 우선회로
선행동작 우선회로 (Interlock circuit)
선행동작 우선회로 (Interlock circuit) 예제
반도체 논리소자를 이용한 선행동
|
|
|
순차 논리 회로
(b) 타이밍도
[그림 1] 2비트 비동기 2진 카운터
클록펄스
Qb
Qa
10진수
1
0
0
0
2
0
1
1
3
1
0
2
4
1
1
3
5
0
0
0
[표 1] 2비트 비동기 2진 카운터의 상태도
동기 카운터(synchronous counter)는 클록 펄스가 모든 플립플롭의 CP입력에 연결되며, 공통
|
|
|
논리소자들은 한 클럭 사이클보다 적은 시간내에 상태전이를 마쳐야 한다. 대부분의 디지털 회로들은 시스템 클럭과 동기되어 상태가 바뀐다. 상태의 변화는 클럭의 전이가 low에서 high로 또는 high에서 low로 될 때 일어난다.
low에서 high로 전
|
|
|
회로 기술 언어 입문, 논리설계와 HDL의 기초』, 홍릉 과학 출판사
5. 최명렬, 『주문형 반도체 설계 ASIC DESIGN』, 하이테크정보
6. Stephen Brown/Zvonko Vranesic, 『Fundamentals of Digital Logic with VHDL Design 3/e』, Mc Graw Hill
7. http://www.roboblock.co.kr/info/info8.htm
8
|
|
|
논리합성이 될 수 없다. 대부분의 VHDL 합성기는 While-Loop문과 단순 Loop문을 지원하지 않는다.
2. 병행 처리문
하드웨어 회로에서는 입력선로에서 출력선로로 신호가 전달되어 처리될 때 순차처리되는 것이 아니라 병행처리된다. 따라서 하드
|
|
|
순차 논리 회로의 설계에 따라 설계할 수 있으며, 동기 카운터에서는 카운터의 동작시 플립플롭의 전파 지연 시간이 매우 중요하게 작용한다. 비동기와 마찬가지로 여러 가지 형태의 비트 카운터가 있지만 2비트 동기 2진 카운터만을 예를 들
|
|
|
논리 1이 되고, 나머지 플립플롭은 논리 0이 되도록 하는 카운터이다. 4비트의 링 카운터의 순차 논리 회로는 [그림 2(a)]와 같이 JK플립플롭을 사용하여 구성할 수 있으며, 각각의 플립플롭의 Q와 Q\'출력을 오른쪽 플립플롭의 J와 K의 입력에 연
|
|
|
논리도
x
JA
A
c
KA
JB
c
B
KB
Clock
1-21. 두 개의 JK플립플롭 A, B와 두 개의 입력 E, x를 갖는 순차 회로를 설계하라. E=0일 때는 x값에 관계없이 상태는 변하지 않고, E=1, x=1일 때 상태는 00, 01, 10, 11, 그리고 다시 00으로 반복된다. 그리고 E=1, x=0일 때 상태
|
|
메뉴펼치기
